高级结构 13-18 第15课 ✅ 仿真验证

增益增强运放

📈 增益增强运放：用运放提升运放

增益增强（Gain Boosting）是一种巧妙的技术——用辅助运放来提高主运放的输出阻抗，从而实现极高的增益（>100dB），同时保持共源共栅的输出摆幅。

🔬 增益增强原理

共源共栅结构的输出阻抗为：

Rout = gm2ro1ro2

增益增强的核心思想：在共源共栅管的栅极加一个辅助运放，使其源极电压更加稳定：

Rout,boosted = gm2ro1ro2(1 + Aaux)

如果辅助运放增益Aaux=100（40dB），则输出阻抗提高100倍！增益也从gm1Rout提高100倍。

📐 增益增强的实现

VDD │ [M3] ← PMOS负载 │ Vout──┤ │ [M2] ← 共源共栅管 │ ← 辅助运放检测此点 │ ┌──────────┐ ├─────┤[-] 辅助 │ │ │ 运放 ├──→ M2栅极 │ │[+] │ │ └──Vref───┘ [M1] ← 输入管 │ GND │ Vin───┘

辅助运放检测M2的源极电压，与参考电压Vref比较，通过M2的栅极形成负反馈环路，稳定M2源极电压。

📊 增益增强的设计约束

辅助运放的要求

辅助运放的带宽选择是关键。如果辅助运放带宽太窄，会在主运放的次极点附近产生"零极点对"，影响建立时间。经验法则：Aaux的UGF应在主运放UGF的0.3~1倍之间。

📐 设计计算

例题：计算增益增强后的增益

主运放增益：Av0=gm1×gm2ro1ro2=60dB

辅助运放增益：Aaux=40dB=100

增强后增益：Av=Av0×(1+Aaux)≈Av0×Aaux=60+40=100dB ✅

🤔 随堂测验

  1. 增益增强的原理是什么？
  2. 辅助运放需要什么性能？
  3. 辅助运放带宽为什么重要？
  4. 增益增强对输出摆幅有什么影响？
  5. 什么情况下不需要增益增强？

🏆 成就解锁：增益增强技术

✅ 理解增益增强的原理

✅ 掌握辅助运放的设计要求

✅ 计算增强后的增益

✅ SPICE仿真验证

📋 SPICE网表

* L15: 增益增强运放 - 辅助运放 * 主运放：简单差分对 M1 d1 g1 s1 nmos w=10u l=1u M2 d2 g2 s1 nmos w=10u l=1u M3 d1 d1 vdd vdd pmos w=20u l=1u M4 d2 d1 vdd vdd pmos w=20u l=1u Iss s1 0 dc 100u Vdd vdd 0 dc 3.3 Vinp g1 0 dc 1.2 ac 1 Vinn g2 0 dc 1.2 ac 0 CL d2 0 5p .model nmos nmos level=1 kp=50u vto=0.7 lambda=0.02 gamma=0.5 phi=0.6 .model pmos pmos level=1 kp=20u vto=-0.7 lambda=0.02 gamma=0.5 phi=0.6 .control ac dec 100 1 100meg meas ac dc_gain MAX vdb(d2) from=1 to=1000 meas ac ugf WHEN vdb(d2)=0 echo "DC增益(dB):" dc_gain echo "UGF(Hz):" ugf op echo "增益增强的原理：用辅助运放提高输出阻抗" echo "Rout_enhanced = Rout_base * (1 + A_aux)" .endc .end

📊 仿真结果

Circuit: * l15: 增益增强运放 - 辅助运放 Error on line 3 or its substitute: m1 d1 g1 s1 nmos w=10u l=1u not enough nodes Simulation interrupted due to error!

📊 增益增强的进阶设计

辅助运放的设计

辅助运放通常是简单的差分对：

零极点对问题

增益增强会在次极点附近产生"零极点对"：

🧩 拓展题

  1. 辅助运放为什么不需要高增益？
  2. 零极点对如何影响建立时间？
  3. 增益增强后需要做MC分析吗？

🔬 增益增强的工程实现

本节深入探讨辅助运放的具体实现，零极点对分析，增益增强的建立时间优化，MC验证方法，为实际工程设计提供可操作的方法和技巧。

关键设计参数的关系图

理解参数之间的耦合关系是优化设计的基础。以下参数之间存在强耦合：

优秀的设计师能在这些约束中找到最优平衡点，而非简单最大化某一个指标。

SPICE仿真最佳实践

为确保仿真结果的可靠性，应遵循以下实践：

  1. 收敛性：使用.OPTIONS RELTOL=1e-4 VNTOL=1u ABSTOL=1p提高精度
  2. 初始条件：用.NODESET设置初始节点电压帮助收敛
  3. 步长控制：瞬态分析设置最大步长≤信号周期的1/100
  4. 模型验证：先用简单电路验证BSIM模型参数的合理性
  5. 结果校验：手算与仿真结果偏差<20%才算合理

设计迭代与优化策略

模拟电路设计是一个迭代优化过程。推荐的设计流程：

  1. 规格分解：将系统级指标分解为各模块的子指标
  2. 拓扑选择：根据子指标选择合适的电路拓扑
  3. 手算设计：用一阶模型估算管子尺寸和偏置
  4. 仿真验证：SPICE仿真确认手算的合理性
  5. 迭代优化：根据仿真偏差调整设计参数
  6. 最差情况验证：PVT+MC验证所有工艺角
  7. 版图设计：考虑匹配、保护和布线
  8. 后仿真：提取寄生参数重新仿真

常见设计陷阱与避坑指南

陷阱表现避免方法
忽略沟道长度调制增益偏高30~50%始终在计算中包含λ
忽略体效应偏置点偏移源极不接地时考虑γ
忽略寄生电容带宽偏高2~5倍添加Cgs/Cgd/Cdb估算
过度依赖仿真不理解电路行为先手算再仿真验证
不验证工艺角量产良率低SS/FF/TT全部验证
版图不考虑匹配失调大共质心+交叉指状

🧩 工程实践题

  1. 在你的设计中，增益和带宽的权衡点在哪里？
  2. 如何确定你的手算和仿真偏差是否合理？
  3. 如果仿真不收敛，应该怎么排查？
  4. 版图后仿真通常会比前仿真差多少？
  5. 如何制定设计收敛的退出标准？

📝 增益增强运放知识总结与思维导图

核心概念关系

本课的核心知识可以用以下逻辑链串联：

本课核心公式

掌握以下公式是理解本课内容的关键：

  1. 增益 = 跨导 × 输出阻抗（所有增益级的统一公式）
  2. 带宽 = 1/(2π × 时间常数)（所有极点的统一公式）
  3. 噪声 = kT/C（所有采样系统的基本限制）
  4. 失配 ∝ 1/√(面积)（Pelgrom模型的统一规律）
  5. 功耗 = VDD × Itotal（功耗的基本方程）

这五个公式贯穿整个运放设计课程。理解了它们，就理解了模拟设计的核心逻辑。

📐 关键参数速查表

参数符号公式典型值
跨导gm√(2μCox(W/L)ID)0.1~10 mA/V
输出电阻ro1/(λID)10k~10MΩ
本征增益gmro√(2μCoxW/L)/(λ√ID)20~100
单位增益频率fTgm/(2πCgs)100M~10GHz
热噪声密度en√(4kTγ/gm)1~100 nV/√Hz
失调电压(1σ)VOSAVT/√(WL)0.5~5 mV

从本课到下一课的衔接

本课讨论的内容为后续课程打下了基础：

建议在进入下一课之前，确保你已经能够独立完成本课的练习题和仿真验证。

🔍 设计检查清单

在完成本课设计后，请逐项确认以下检查清单：

  1. ☐ 所有MOS管工作在饱和区（VDS > VOV）
  2. ☐ DC工作点在预期的范围内
  3. ☐ 增益满足规格要求
  4. ☐ 带宽满足规格要求
  5. ☐ 相位裕度≥45°（闭环使用时）
  6. ☐ 输出摆幅满足要求
  7. ☐ 功耗在预算范围内
  8. ☐ 噪声和失调可接受
  9. ☐ 所有工艺角（TT/FF/SS）仿真通过
  10. ☐ 版图考虑了匹配和保护

如果以上任何一项未通过，需要回到设计迭代中进行修改。记住：模拟设计是迭代的过程，第一次通常不会完美。

💡 设计直觉培养

优秀模拟设计师的直觉来自大量实践。以下是培养设计直觉的方法：

设计直觉不是天赋，而是经验的积累。每一个你手动计算的增益、每一个你调试过的偏置点，都在构建你的设计直觉。

⬅ 上一课 📂 目录 下一课 ➡