高级结构 13-18 第16课 ✅ 仿真验证

推挽输出级

🔄 推挽输出级：驱动负载的关键

运放的输出级需要提供低输出阻抗和足够的驱动电流。推挽（Push-Pull）输出级使用NMOS和PMOS交替导通，既能拉电流也能灌电流，是最常用的输出级结构。

VDD │ [M1] ← PMOS（拉电流/源电流） │ Vout─┤ │ [M2] ← NMOS（灌电流/沉电流） │ GND │ Vin───┘

📊 推挽输出级的工作原理

Class B推挽

在纯B类推挽中，M1和M2各导通半个周期：

输出阻抗

Rout ≈ 1/gm（M1或M2导通时）

如果gm=10mA/V，则Rout≈100Ω。对于需要驱动低阻抗负载的应用，gm需要更大。

⚙️ 效率分析

η = PL/Psupply = π/4 ≈ 78.5%（B类最大效率）

B类推挽的效率远高于A类（最大25%），因为每个管子只导通半个周期。

📐 设计计算

例题：设计驱动100Ω负载的推挽输出级

要求：Rout<10Ω, VDD=3.3V

1/gm<10 → gm>100mA/V

ID=gm²/(2μCoxW/L)

需要很大的W/L或很大的电流

🤔 随堂测验

  1. 推挽输出级的交越失真是什么？
  2. B类推挽的最大效率是多少？
  3. 如何减小输出阻抗？
  4. 推挽输出级的静态功耗是多少？
  5. 为什么M1（PMOS）的W/L通常比M2（NMOS）大？

🏆 成就解锁：推挽输出级

✅ 理解推挽输出级的工作原理

✅ 掌握输出阻抗的计算

✅ 了解B类效率和交越失真

✅ SPICE仿真验证

📋 SPICE网表

* L16: 推挽输出级 M1 out in vdd vdd pmos w=100u l=1u M2 out in 0 0 nmos w=50u l=1u Vdd vdd 0 dc 3.3 Vin in 0 dc 1.65 sin(1.65 0.5 1k) RL out 0 10k .model nmos nmos level=1 kp=50u vto=0.7 lambda=0.02 gamma=0.5 phi=0.6 .model pmos pmos level=1 kp=20u vto=-0.7 lambda=0.02 gamma=0.5 phi=0.6 .control tran 1u 2m meas tran vout_pp PP v(out) from=0.5m to=1.5m meas tran vin_pp PP v(in) from=0.5m to=1.5m echo "输出峰峰值:" vout_pp echo "输入峰峰值:" vin_pp dc vin 0 3.3 0.01 .endc .end

📊 仿真结果

Circuit: * l16: 推挽输出级 Doing analysis at TEMP = 27.000000 and TNOM = 27.000000 Initial Transient Solution -------------------------- Node Voltage ---- ------- out 0.515399 in 1.65 vdd 3.3 vin#branch 0 vdd#branch -0.000952762 No. of Data Rows : 2008 vout_pp = 3.026980e+00 from= 5.000000e-04 to= 1.500000e-03 vin_pp = 9.999985e-01 from= 5.000000e-04 to= 1.500000e-03 输出峰峰值: vout_pp 输入峰峰值: vin_pp Doing analysis at TEMP = 27.000000 and TNOM = 27.000000 No. of Data Rows : 331 Using SPARSE 1.3 as Direct Linear Solver Using SPARSE 1.3 as Direct Linear Solver

📊 推挽输出级的详细分析

交越失真的数学描述

在Vin=VDD/2附近，两个管子都处于截止区边缘：

Vout ≈ Vin - VTH（NMOS导通）或 Vin + |VTH|（PMOS导通）

在交越区，两个管子都不导通，输出出现"死区"。

输出级的保护电路

🧩 拓展题

  1. 交越死区的宽度由什么决定？
  2. 输出级为什么需要过流保护？
  3. 如何设计输出级的ESD保护？

🔬 推挽输出级的工程设计

本节深入探讨交越失真的定量分析，输出级保护电路，ESD设计，驱动大电容的稳定性，为实际工程设计提供可操作的方法和技巧。

关键设计参数的关系图

理解参数之间的耦合关系是优化设计的基础。以下参数之间存在强耦合：

优秀的设计师能在这些约束中找到最优平衡点，而非简单最大化某一个指标。

SPICE仿真最佳实践

为确保仿真结果的可靠性，应遵循以下实践：

  1. 收敛性：使用.OPTIONS RELTOL=1e-4 VNTOL=1u ABSTOL=1p提高精度
  2. 初始条件：用.NODESET设置初始节点电压帮助收敛
  3. 步长控制：瞬态分析设置最大步长≤信号周期的1/100
  4. 模型验证：先用简单电路验证BSIM模型参数的合理性
  5. 结果校验：手算与仿真结果偏差<20%才算合理

设计迭代与优化策略

模拟电路设计是一个迭代优化过程。推荐的设计流程：

  1. 规格分解：将系统级指标分解为各模块的子指标
  2. 拓扑选择：根据子指标选择合适的电路拓扑
  3. 手算设计：用一阶模型估算管子尺寸和偏置
  4. 仿真验证：SPICE仿真确认手算的合理性
  5. 迭代优化：根据仿真偏差调整设计参数
  6. 最差情况验证：PVT+MC验证所有工艺角
  7. 版图设计：考虑匹配、保护和布线
  8. 后仿真：提取寄生参数重新仿真

常见设计陷阱与避坑指南

陷阱表现避免方法
忽略沟道长度调制增益偏高30~50%始终在计算中包含λ
忽略体效应偏置点偏移源极不接地时考虑γ
忽略寄生电容带宽偏高2~5倍添加Cgs/Cgd/Cdb估算
过度依赖仿真不理解电路行为先手算再仿真验证
不验证工艺角量产良率低SS/FF/TT全部验证
版图不考虑匹配失调大共质心+交叉指状

🧩 工程实践题

  1. 在你的设计中，增益和带宽的权衡点在哪里？
  2. 如何确定你的手算和仿真偏差是否合理？
  3. 如果仿真不收敛，应该怎么排查？
  4. 版图后仿真通常会比前仿真差多少？
  5. 如何制定设计收敛的退出标准？

📝 推挽输出级知识总结与思维导图

核心概念关系

本课的核心知识可以用以下逻辑链串联：

本课核心公式

掌握以下公式是理解本课内容的关键：

  1. 增益 = 跨导 × 输出阻抗（所有增益级的统一公式）
  2. 带宽 = 1/(2π × 时间常数)（所有极点的统一公式）
  3. 噪声 = kT/C（所有采样系统的基本限制）
  4. 失配 ∝ 1/√(面积)（Pelgrom模型的统一规律）
  5. 功耗 = VDD × Itotal（功耗的基本方程）

这五个公式贯穿整个运放设计课程。理解了它们，就理解了模拟设计的核心逻辑。

📐 关键参数速查表

参数符号公式典型值
跨导gm√(2μCox(W/L)ID)0.1~10 mA/V
输出电阻ro1/(λID)10k~10MΩ
本征增益gmro√(2μCoxW/L)/(λ√ID)20~100
单位增益频率fTgm/(2πCgs)100M~10GHz
热噪声密度en√(4kTγ/gm)1~100 nV/√Hz
失调电压(1σ)VOSAVT/√(WL)0.5~5 mV

从本课到下一课的衔接

本课讨论的内容为后续课程打下了基础：

建议在进入下一课之前，确保你已经能够独立完成本课的练习题和仿真验证。

🔍 设计检查清单

在完成本课设计后，请逐项确认以下检查清单：

  1. ☐ 所有MOS管工作在饱和区（VDS > VOV）
  2. ☐ DC工作点在预期的范围内
  3. ☐ 增益满足规格要求
  4. ☐ 带宽满足规格要求
  5. ☐ 相位裕度≥45°（闭环使用时）
  6. ☐ 输出摆幅满足要求
  7. ☐ 功耗在预算范围内
  8. ☐ 噪声和失调可接受
  9. ☐ 所有工艺角（TT/FF/SS）仿真通过
  10. ☐ 版图考虑了匹配和保护

如果以上任何一项未通过，需要回到设计迭代中进行修改。记住：模拟设计是迭代的过程，第一次通常不会完美。

💡 设计直觉培养

优秀模拟设计师的直觉来自大量实践。以下是培养设计直觉的方法：

设计直觉不是天赋，而是经验的积累。每一个你手动计算的增益、每一个你调试过的偏置点，都在构建你的设计直觉。

⬅ 上一课 📂 目录 下一课 ➡