高级结构 13-18
第14课
✅ 仿真验证
套筒共源共栅
🔧 套筒共源共栅：最简洁的高增益单级运放
套筒共源共栅（Telescopic Cascode）运放是最紧凑的高增益单级运放结构。它将差分对和共源共栅管叠加在一起，像望远镜一样嵌套，因此得名。
VDD
┌───┼───┐
│ │ │
M5 M6 │ ← PMOS电流镜负载
│ │ │
├─┐ │ │
d1───┘ │ │ │
│ ├───┤── out
M3 M4 │ ← NMOS共源共栅管
│ │ │
M1 M2 │ ← NMOS输入对
│ │ │
[Itail] │
│ │
GND │
│ │
Vin+─┘ └───Vin-
📊 套筒共源共栅的特性
优势
- 增益高：gm1,2 × gm3,4ro3,4(ro1,2‖ro5,6)，可达70~80dB
- 功耗低：只有一路电流通路
- 速度快：节点少，寄生电容小
- 结构简单：管子数量少
劣势
- 输出摆幅小：Vout,max-Vout,min=VDD-4VOV-VISS，至少损失4个过驱动电压
- 共模输入范围小：Vin,CM必须足够高让M1,2饱和，又必须足够低让M3,4饱和
- 难以做单位增益缓冲器：输出电压无法低到接近输入共模电压
🔬 输出摆幅的详细分析
Vout,max = VDD - |VOV5,6|
Vout,min = VOV1,2 + VOV3,4 + VISS
摆幅 = VDD - |VOV5,6| - VOV1,2 - VOV3,4 - VISS
在3.3V电源、各VOV=0.2V的条件下，摆幅仅约2.3V——这在低压应用中是严重问题。
⚙️ 套筒vs折叠的选择指南
| 选择因素 | 套筒 | 折叠 |
|---|
| 功耗敏感 | ✅ | ❌ |
| 输出摆幅重要 | ❌ | ✅ |
| 共模范围宽 | ❌ | ✅ |
| 需要单位增益缓冲 | ❌ | ✅ |
| 速度优先 | ✅ | ≈ |
🤔 随堂测验
- 套筒共源共栅为什么输出摆幅小？
- 套筒和折叠各适合什么应用？
- 为什么套筒不能做单位增益缓冲器？
- 套筒共源共栅的增益公式是什么？
- 如何最大化套筒的输出摆幅？
🏆 成就解锁：套筒共源共栅
✅ 理解套筒共源共栅的结构
✅ 掌握输出摆幅的限制
✅ 与折叠共源共栅做对比选择
✅ SPICE仿真验证
📋 SPICE网表
* L14: 套筒共源共栅运放
M1 s1 g1 tail nmos w=10u l=1u
M2 s2 g2 tail nmos w=10u l=1u
M3 d1 ncas s1 nmos w=10u l=1u
M4 out ncas s2 nmos w=10u l=1u
M5 d1 pcas vdd vdd pmos w=20u l=1u
M6 out d1 vdd vdd pmos w=20u l=1u
Itail tail 0 dc 200u
Vdd vdd 0 dc 3.3
Vncas ncas 0 dc 1.5
Vpcas pcas 0 dc 2.5
Vinp g1 0 dc 1.0 ac 1
Vinn g2 0 dc 1.0 ac 0
CL out 0 5p
.model nmos nmos level=1 kp=50u vto=0.7 lambda=0.02 gamma=0.5 phi=0.6
.model pmos pmos level=1 kp=20u vto=-0.7 lambda=0.02 gamma=0.5 phi=0.6
.control
ac dec 100 1 100meg
meas ac dc_gain MAX vdb(out) from=1 to=1000
meas ac ugf WHEN vdb(out)=0
meas ac pm FIND vp(out) WHEN vdb(out)=0
echo "DC增益(dB):" dc_gain
echo "UGF(Hz):" ugf
echo "PM(°):" pm
.endc
.end
📊 仿真结果
Circuit: * l14: 套筒共源共栅运放
Error on line 2 or its substitute:
m1 s1 g1 tail nmos w=10u l=1u
not enough nodes
Simulation interrupted due to error!
📊 套筒共源共栅的详细设计
输入共模范围的精确计算
Vin,CM,min = VISS + VOV1,2 + VTH1,2
Vin,CM,max = VDD - |VOV5,6| - |VOV3,4| - VTH3,4
在3.3V电源、各VOV=0.2V、VTH=0.7V时：
Vin,CM范围 ≈ 1.1V ~ 2.2V（仅1.1V范围！）
套筒共源共栅作为OTA
套筒共源共栅最适合作为OTA（运算跨导放大器），驱动电容负载：
- 单级运放，只有一个主极点 → 天然稳定
- 高输出阻抗 → 高增益
- 不适合驱动电阻负载（输出阻抗高）
🧩 拓展题
- 为什么套筒不适合做电压跟随器？
- OTA和运放的区别是什么？
- 如何最大化套筒的输入共模范围？
🔬 套筒共源共栅的优化设计
本节深入探讨套筒共源共栅作为OTA的应用，共模范围优化，低压设计技巧，与折叠结构的性能对比，为实际工程设计提供可操作的方法和技巧。
关键设计参数的关系图
理解参数之间的耦合关系是优化设计的基础。以下参数之间存在强耦合：
- 增益↔带宽：增益↑ → 带宽↓（密勒效应）
- 功耗↔速度：功耗↑ → gm↑ → 带宽↑，SR↑
- 噪声↔面积：面积↑ → 噪声↓（1/f）, 寄生电容↑
- 匹配↔面积：面积↑ → 失配↓（Pelgrom模型）
- 输出摆幅↔增益：共源共栅增益↑ → 摆幅↓
优秀的设计师能在这些约束中找到最优平衡点，而非简单最大化某一个指标。
SPICE仿真最佳实践
为确保仿真结果的可靠性，应遵循以下实践：
- 收敛性：使用.OPTIONS RELTOL=1e-4 VNTOL=1u ABSTOL=1p提高精度
- 初始条件：用.NODESET设置初始节点电压帮助收敛
- 步长控制：瞬态分析设置最大步长≤信号周期的1/100
- 模型验证：先用简单电路验证BSIM模型参数的合理性
- 结果校验：手算与仿真结果偏差<20%才算合理
设计迭代与优化策略
模拟电路设计是一个迭代优化过程。推荐的设计流程：
- 规格分解：将系统级指标分解为各模块的子指标
- 拓扑选择：根据子指标选择合适的电路拓扑
- 手算设计：用一阶模型估算管子尺寸和偏置
- 仿真验证：SPICE仿真确认手算的合理性
- 迭代优化：根据仿真偏差调整设计参数
- 最差情况验证：PVT+MC验证所有工艺角
- 版图设计：考虑匹配、保护和布线
- 后仿真：提取寄生参数重新仿真
常见设计陷阱与避坑指南
| 陷阱 | 表现 | 避免方法 |
|---|
| 忽略沟道长度调制 | 增益偏高30~50% | 始终在计算中包含λ |
| 忽略体效应 | 偏置点偏移 | 源极不接地时考虑γ |
| 忽略寄生电容 | 带宽偏高2~5倍 | 添加Cgs/Cgd/Cdb估算 |
| 过度依赖仿真 | 不理解电路行为 | 先手算再仿真验证 |
| 不验证工艺角 | 量产良率低 | SS/FF/TT全部验证 |
| 版图不考虑匹配 | 失调大 | 共质心+交叉指状 |
🧩 工程实践题
- 在你的设计中，增益和带宽的权衡点在哪里？
- 如何确定你的手算和仿真偏差是否合理？
- 如果仿真不收敛，应该怎么排查？
- 版图后仿真通常会比前仿真差多少？
- 如何制定设计收敛的退出标准？
📝 套筒共源共栅知识总结与思维导图
核心概念关系
本课的核心知识可以用以下逻辑链串联：
- 物理基础→ 半导体物理 → MOS管I-V特性 → 小信号模型
- 电路分析→ 大信号（DC传输特性）→ 小信号（增益/阻抗）→ 频率响应
- 设计方法→ 规格分解 → 拓扑选择 → 手算设计 → 仿真验证 → 迭代优化
- 工程实践→ PVT验证 → MC分析 → 版图设计 → 后仿真 → 测试验证
本课核心公式
掌握以下公式是理解本课内容的关键：
- 增益 = 跨导 × 输出阻抗（所有增益级的统一公式）
- 带宽 = 1/(2π × 时间常数)（所有极点的统一公式）
- 噪声 = kT/C（所有采样系统的基本限制）
- 失配 ∝ 1/√(面积)（Pelgrom模型的统一规律）
- 功耗 = VDD × Itotal（功耗的基本方程）
这五个公式贯穿整个运放设计课程。理解了它们，就理解了模拟设计的核心逻辑。
📐 关键参数速查表
| 参数 | 符号 | 公式 | 典型值 |
|---|
| 跨导 | gm | √(2μCox(W/L)ID) | 0.1~10 mA/V |
| 输出电阻 | ro | 1/(λID) | 10k~10MΩ |
| 本征增益 | gmro | √(2μCoxW/L)/(λ√ID) | 20~100 |
| 单位增益频率 | fT | gm/(2πCgs) | 100M~10GHz |
| 热噪声密度 | en | √(4kTγ/gm) | 1~100 nV/√Hz |
| 失调电压(1σ) | VOS | AVT/√(WL) | 0.5~5 mV |
从本课到下一课的衔接
本课讨论的内容为后续课程打下了基础：
- 本课的电路分析方法是后续所有课程的基础工具
- 本课的设计优化思路将在后续课程中反复使用
- 本课的仿真验证流程是所有电路设计的标准流程
- 理解本课的参数折中关系是系统级优化的前提
建议在进入下一课之前，确保你已经能够独立完成本课的练习题和仿真验证。
🔍 设计检查清单
在完成本课设计后，请逐项确认以下检查清单：
- ☐ 所有MOS管工作在饱和区（VDS > VOV）
- ☐ DC工作点在预期的范围内
- ☐ 增益满足规格要求
- ☐ 带宽满足规格要求
- ☐ 相位裕度≥45°（闭环使用时）
- ☐ 输出摆幅满足要求
- ☐ 功耗在预算范围内
- ☐ 噪声和失调可接受
- ☐ 所有工艺角（TT/FF/SS）仿真通过
- ☐ 版图考虑了匹配和保护
如果以上任何一项未通过，需要回到设计迭代中进行修改。记住：模拟设计是迭代的过程，第一次通常不会完美。
💡 设计直觉培养
优秀模拟设计师的直觉来自大量实践。以下是培养设计直觉的方法：
- 多做手算：不要一上来就仿真，先估算各节点的电压和电流
- 比较方案：同一个设计目标，尝试不同拓扑，比较优缺点
- 参数扫描：在SPICE中扫描关键参数，观察性能变化趋势
- 失败分析：仿真不收敛时，理解原因而非简单调整
- 总结规律：每次设计后记录经验教训，形成自己的设计规则
设计直觉不是天赋，而是经验的积累。每一个你手动计算的增益、每一个你调试过的偏置点，都在构建你的设计直觉。