CLINT定时器 — Core Local Interruptor

📖 CLINT架构

CLINT（Core Local Interruptor）提供两个关键功能：定时器中断和核间中断（IPI）：

🔬 定时器中断的精度

🖥️ Verilog实现：CLINT定时器

// Lesson 08: CLINT — Core Local Interruptor (Timer)
module clint(
    input  wire        clk, rst_n,
    input  wire [63:0] mtimecmp,
    output reg  [63:0] mtime,
    output reg         mti,
    input  wire        msip,
    output reg         msi
);
    always @(posedge clk or negedge rst_n)
        if (!rst_n) mtime <= 0; else mtime <= mtime + 1;
    always @(*) begin
        mti = (mtime >= mtimecmp);
        msi = msip;
    end
endmodule

代码解析

• mtime计数器：每时钟周期递增，复位清零
• 比较器：mtime >= mtimecmp时拉高MTI
• MSI直通：软件中断直接由msip控制
• 电平触发：MTI保持高直到mtimecmp被更新

🧪 实验练习

1. 实现mtimecmp写入接口：通过内存映射寄存器更新比较值
2. 添加mtime分频：支持不同的mtime时钟频率
3. 实现多Hart CLINT：每个核心独立的mtimecmp和msip
4. 添加定时器中断处理：在trap handler中读取mtimecmp并设置下一次中断

🔗 CLINT与操作系统时钟

CLINT的mtime是Linux RISC-V时钟子系统的核心：

高精度定时器（hrtimer）

Linux的hrtimer利用mtimecmp实现纳秒级定时精度：

• 传统定时器：基于jiffy（4ms@250HZ），精度低
• hrtimer：直接设置mtimecmp，精度100ns（@10MHz）
• nanosleep()、timer_create()等POSIX定时器都基于hrtimer

🎯 本课与整体课程的关系

📚 延伸阅读与参考资料

相关课程

实验环境搭建

建议使用以下环境进行实验：

• Verilator 5.020：Verilog仿真和lint（本课程使用的验证工具）
• QEMU virt：RISC-V全系统模拟器，支持M/S/U特权级
• Spike：RISC-V ISA模拟器，适合指令级调试
• OpenOCD + GDB：硬件调试工具链
• Chisel/FIRRTL：BOOM和Rocket使用的硬件描述语言

📊 RISC-V定时器与时间同步

mtime是RISC-V的时间基准，在不同场景下有不同用途：

核间中断（IPI）的用途

CLINT的msip寄存器实现核间中断（Inter-Processor Interrupt），用于：

• IPI_RESCHEDULE：通知其他核心重新调度进程
• IPI_CALL_FUNC：请求其他核心执行函数（smp_call_function）
• IPI_CPU_STOP：停止其他核心（关机/调试）
• IPI_IRQ_WORK：延迟中断处理（在另一个核心上执行）
• TLB flush：通知其他核心刷新TLB（通过IPI+SFENCE.VMA）