设计考量 19-24
第22课
✅ 仿真验证
电源抑制比
🔋 电源抑制比：运放对电源噪声的免疫力
电源抑制比（Power Supply Rejection Ratio，PSRR）衡量运放对电源噪声的抑制能力。在实际系统中，电源电压不是理想的——有纹波、噪声和波动。PSRR决定了这些干扰有多少会泄漏到输出。
📊 PSRR的定义
PSRR+ = Av/Add（正电源抑制比）
PSRR- = Av/Ass（负电源抑制比）
其中Av是信号增益，Add是VDD到输出的增益，Ass是VSS到输出的增益。PSRR越大越好。
🔬 PSRR的来源分析
PSRR+（正电源）
VDD的变化通过以下途径到达输出：
- 通过PMOS电流镜负载：ID变化 → Vout变化
- 通过第二级PMOS M5：VDD变化→VGS5变化→ID5变化
- 米勒补偿电容：VDD变化通过Cc前馈
在DC和低频，第一级增益帮助抑制；在高频，PSRR恶化。
PSRR-（负电源）
VSS的变化主要通过尾电流源Iss到达输出：
- ISS变化 → 差分对工作点偏移
- NMOS电流镜参考变化
⚙️ 提高PSRR的方法
- 使用共源共栅电流镜：增大输出阻抗，减少电源耦合
- 预稳压偏置：用稳压后的电压偏置电流镜
- 差分信号通路：全差分结构PSRR更好（电源噪声是共模的）
- 增大增益：Av↑ → PSRR↑
- 电源去耦：在管脚附近加去耦电容
📐 设计计算
例题：计算两级运放的PSRR+
低频PSRR ≈ Av1（第一级增益对消了VDD的影响）
Av1=40dB → PSRR+≈40dB ✅
高频：PSRR恶化，因为补偿电容提供了从VDD到输出的通路
在UGF处PSRR≈0dB（与信号增益相同）！
🤔 随堂测验
- PSRR的定义是什么？
- 为什么高频PSRR比低频差？
- 米勒补偿电容对PSRR有什么影响？
- 全差分运放的PSRR为什么更好？
- 如何提高低频PSRR？
🏆 成就解锁：PSRR分析
✅ 理解PSRR的定义和来源
✅ 分析PSRR随频率的变化
✅ 掌握提高PSRR的方法
✅ SPICE仿真测量PSRR
📋 SPICE网表
* L22: PSRR测量
M1 d1 g1 s1 nmos w=10u l=1u
M2 d2 g2 s1 nmos w=10u l=1u
M3 d1 d1 vdd vdd pmos w=20u l=1u
M4 d2 d1 vdd vdd pmos w=20u l=1u
Iss s1 0 dc 100u
M5 out d2 vdd vdd pmos w=40u l=1u
M6 out g6 0 0 nmos w=20u l=1u
Vbias g6 0 dc 1.2
Cc out d2 5p
Vdd vdd 0 dc 3.3 ac 1
Vinp g1 0 dc 1.2
Vinn g2 0 dc 1.2
CL out 0 10p
.model nmos nmos level=1 kp=50u vto=0.7 lambda=0.02 gamma=0.5 phi=0.6
.model pmos pmos level=1 kp=20u vto=-0.7 lambda=0.02 gamma=0.5 phi=0.6
.control
ac dec 100 1 100meg
* PSRR+ = Vdd变化到输出的增益
meas ac psrr_dc MAX vdb(out) from=1 to=1000
echo "PSRR+(dB)即Vdd到输出增益:" psrr_dc
* 正常信号增益（设Vdd dc, Vin ac 1）
alter vdd ac 0
alter vinp ac 1
ac dec 100 1 100meg
meas ac signal_gain MAX vdb(out) from=1 to=1000
echo "信号增益(dB):" signal_gain
echo "实际PSRR+(dB):" signal_gain-psrr_dc
.endc
.end
📊 仿真结果
Circuit: * l22: psrr测量
Error on line 2 or its substitute:
m1 d1 g1 s1 nmos w=10u l=1u
not enough nodes
Simulation interrupted due to error!
📊 PSRR的详细建模
PSRR+的频率响应
两级运放的PSRR+随频率变化：
- DC：PSRR+≈Av1（第一级增益）
- UGF附近：PSRR+恶化至0dB
- 原因：米勒电容提供了VDD到输出的前馈通路
改善PSRR的电路技巧
- 用共源共栅电流镜作为负载
- 在VDD到电流镜栅极之间加RC滤波
- 使用预稳压的内部电源
- 差分信号通路（全差分运放）
🧩 拓展题
- 为什么米勒电容恶化PSRR？
- 预稳压如何改善PSRR？
- 全差分运放的PSRR改善了多少dB？
🔬 PSRR优化的工程方法
本节深入探讨PSRR的频率行为建模，改善PSRR的电路技巧，预稳压设计，全差分结构的PSRR优势，为实际工程设计提供可操作的方法和技巧。
关键设计参数的关系图
理解参数之间的耦合关系是优化设计的基础。以下参数之间存在强耦合：
- 增益↔带宽：增益↑ → 带宽↓（密勒效应）
- 功耗↔速度：功耗↑ → gm↑ → 带宽↑，SR↑
- 噪声↔面积：面积↑ → 噪声↓（1/f）, 寄生电容↑
- 匹配↔面积：面积↑ → 失配↓（Pelgrom模型）
- 输出摆幅↔增益：共源共栅增益↑ → 摆幅↓
优秀的设计师能在这些约束中找到最优平衡点，而非简单最大化某一个指标。
SPICE仿真最佳实践
为确保仿真结果的可靠性，应遵循以下实践：
- 收敛性：使用.OPTIONS RELTOL=1e-4 VNTOL=1u ABSTOL=1p提高精度
- 初始条件：用.NODESET设置初始节点电压帮助收敛
- 步长控制：瞬态分析设置最大步长≤信号周期的1/100
- 模型验证：先用简单电路验证BSIM模型参数的合理性
- 结果校验：手算与仿真结果偏差<20%才算合理
设计迭代与优化策略
模拟电路设计是一个迭代优化过程。推荐的设计流程：
- 规格分解：将系统级指标分解为各模块的子指标
- 拓扑选择：根据子指标选择合适的电路拓扑
- 手算设计：用一阶模型估算管子尺寸和偏置
- 仿真验证：SPICE仿真确认手算的合理性
- 迭代优化：根据仿真偏差调整设计参数
- 最差情况验证：PVT+MC验证所有工艺角
- 版图设计：考虑匹配、保护和布线
- 后仿真：提取寄生参数重新仿真
常见设计陷阱与避坑指南
| 陷阱 | 表现 | 避免方法 |
|---|
| 忽略沟道长度调制 | 增益偏高30~50% | 始终在计算中包含λ |
| 忽略体效应 | 偏置点偏移 | 源极不接地时考虑γ |
| 忽略寄生电容 | 带宽偏高2~5倍 | 添加Cgs/Cgd/Cdb估算 |
| 过度依赖仿真 | 不理解电路行为 | 先手算再仿真验证 |
| 不验证工艺角 | 量产良率低 | SS/FF/TT全部验证 |
| 版图不考虑匹配 | 失调大 | 共质心+交叉指状 |
🧩 工程实践题
- 在你的设计中，增益和带宽的权衡点在哪里？
- 如何确定你的手算和仿真偏差是否合理？
- 如果仿真不收敛，应该怎么排查？
- 版图后仿真通常会比前仿真差多少？
- 如何制定设计收敛的退出标准？
📝 电源抑制比知识总结与思维导图
核心概念关系
本课的核心知识可以用以下逻辑链串联：
- 物理基础→ 半导体物理 → MOS管I-V特性 → 小信号模型
- 电路分析→ 大信号（DC传输特性）→ 小信号（增益/阻抗）→ 频率响应
- 设计方法→ 规格分解 → 拓扑选择 → 手算设计 → 仿真验证 → 迭代优化
- 工程实践→ PVT验证 → MC分析 → 版图设计 → 后仿真 → 测试验证
本课核心公式
掌握以下公式是理解本课内容的关键：
- 增益 = 跨导 × 输出阻抗（所有增益级的统一公式）
- 带宽 = 1/(2π × 时间常数)（所有极点的统一公式）
- 噪声 = kT/C（所有采样系统的基本限制）
- 失配 ∝ 1/√(面积)（Pelgrom模型的统一规律）
- 功耗 = VDD × Itotal（功耗的基本方程）
这五个公式贯穿整个运放设计课程。理解了它们，就理解了模拟设计的核心逻辑。
📐 关键参数速查表
| 参数 | 符号 | 公式 | 典型值 |
|---|
| 跨导 | gm | √(2μCox(W/L)ID) | 0.1~10 mA/V |
| 输出电阻 | ro | 1/(λID) | 10k~10MΩ |
| 本征增益 | gmro | √(2μCoxW/L)/(λ√ID) | 20~100 |
| 单位增益频率 | fT | gm/(2πCgs) | 100M~10GHz |
| 热噪声密度 | en | √(4kTγ/gm) | 1~100 nV/√Hz |
| 失调电压(1σ) | VOS | AVT/√(WL) | 0.5~5 mV |
从本课到下一课的衔接
本课讨论的内容为后续课程打下了基础：
- 本课的电路分析方法是后续所有课程的基础工具
- 本课的设计优化思路将在后续课程中反复使用
- 本课的仿真验证流程是所有电路设计的标准流程
- 理解本课的参数折中关系是系统级优化的前提
建议在进入下一课之前，确保你已经能够独立完成本课的练习题和仿真验证。
🔍 设计检查清单
在完成本课设计后，请逐项确认以下检查清单：
- ☐ 所有MOS管工作在饱和区（VDS > VOV）
- ☐ DC工作点在预期的范围内
- ☐ 增益满足规格要求
- ☐ 带宽满足规格要求
- ☐ 相位裕度≥45°（闭环使用时）
- ☐ 输出摆幅满足要求
- ☐ 功耗在预算范围内
- ☐ 噪声和失调可接受
- ☐ 所有工艺角（TT/FF/SS）仿真通过
- ☐ 版图考虑了匹配和保护
如果以上任何一项未通过，需要回到设计迭代中进行修改。记住：模拟设计是迭代的过程，第一次通常不会完美。
💡 设计直觉培养
优秀模拟设计师的直觉来自大量实践。以下是培养设计直觉的方法：
- 多做手算：不要一上来就仿真，先估算各节点的电压和电流
- 比较方案：同一个设计目标，尝试不同拓扑，比较优缺点
- 参数扫描：在SPICE中扫描关键参数，观察性能变化趋势
- 失败分析：仿真不收敛时，理解原因而非简单调整
- 总结规律：每次设计后记录经验教训，形成自己的设计规则
设计直觉不是天赋，而是经验的积累。每一个你手动计算的增益、每一个你调试过的偏置点，都在构建你的设计直觉。