设计考量 19-24
第21课
✅ 仿真验证
共模反馈
🔄 共模反馈：全差分运放的稳定器
全差分运放有两个输出端，差分信号由外部反馈控制，但共模输出电压没有确定的参考——如果不加控制，共模输出会漂移到电源轨。共模反馈（CMFB）电路就是用来稳定共模输出电压的。
📊 为什么需要CMFB？
考虑全差分运放：差分通路有负反馈（外部电阻），但共模通路呢？
- 差分信号：外部反馈回路 → 输出共模无关
- 共模信号：没有反馈通路！ → 共模输出不确定
电流镜负载的高阻抗节点如果没有共模反馈，任何微小的电流失配都会导致输出共模漂移。CMFB通过检测共模输出、与参考电压比较、反馈调节来实现共模稳定。
🔬 CMFB的系统结构
VCM,out = (Vout+ + Vout-)/2 → 与VCM,ref比较 → 误差放大 → 调节偏置
CMFB的三个组成部分
- 共模检测器：计算(Vout++Vout-)/2
- 参考电压：VCM,ref（通常=VDD/2）
- 误差放大器：将共模误差放大并反馈到运放内部
⚙️ 共模检测电路
方法1：电阻分压
两个等值电阻R连接到两个输出，中点即为共模电压。简单但：电阻会降低差分增益（并联效应），且电阻面积大。
方法2：开关电容
用两相时钟切换电容，交替采样两个输出并求平均。不消耗静态功耗，不降低增益，但需要时钟信号。
方法3：MOS管检测
用两个MOS管（工作在线性区或饱和区）实现共模检测。面积小，但精度受工艺影响。
📐 设计计算
例题：设计CMFB环路
要求：共模误差<10mV
CMFB环路增益>100 → 共模误差CM,ref/100
如果VCM,ref=1.65V，静态误差<16.5mV ✅
CMFB带宽应>差分UGF，避免影响差分建立
🤔 随堂测验
- 为什么全差分运放需要CMFB？
- CMFB的三个组成部分是什么？
- 电阻检测和开关电容检测各有什么优缺点？
- CMFB环路带宽应如何选择？
- CMFB对差分信号有什么影响？
🏆 成就解锁：共模反馈设计
✅ 理解CMFB的必要性
✅ 掌握CMFB的系统结构
✅ 了解三种共模检测方法
✅ SPICE仿真验证CMFB
📋 SPICE网表
* L21: 共模反馈 - 全差分运放
M1 d1 g1 s1 nmos w=10u l=1u
M2 d2 g2 s1 nmos w=10u l=1u
M3 d1 d1 vdd vdd pmos w=20u l=1u
M4 d2 d1 vdd vdd pmos w=20u l=1u
Mcmfb s1 vcmfb 0 0 nmos w=40u l=1u
Vdd vdd 0 dc 3.3
Vinp g1 0 dc 1.2 ac 1
Vinn g2 0 dc 1.2 ac 0
* 共模检测
Rcm1 d1 cm_node 100k
Rcm2 d2 cm_node 100k
Vcmref cm_ref 0 dc 1.65
* 简化的CMFB误差放大
Ecmfb vcmfb 0 cm_ref cm_node 100
CL1 d1 0 5p
CL2 d2 0 5p
.model nmos nmos level=1 kp=50u vto=0.7 lambda=0.02 gamma=0.5 phi=0.6
.model pmos pmos level=1 kp=20u vto=-0.7 lambda=0.02 gamma=0.5 phi=0.6
.control
ac dec 100 1 100meg
meas ac gain MAX vdb(d2) from=1 to=1000
echo "差分增益(dB):" gain
op
echo "Vout+:" v(d1) "Vout-:" v(d2)
echo "共模输出:" v(cm_node)
.endc
.end
📊 仿真结果
Circuit: * l21: 共模反馈 - 全差分运放
Error on line 2 or its substitute:
m1 d1 g1 s1 nmos w=10u l=1u
not enough nodes
Simulation interrupted due to error!
📊 CMFB的稳定性分析
CMFB环路与差分环路的交互
两个环路可能产生复杂的交互：
- 差分环路：高速，决定信号建立
- CMFB环路：需要足够快但不干扰差分环路
- 如果CMFB带宽>差分UGF，可能引入额外的极点
开关电容CMFB的设计
两相非交叠时钟控制：
- φ1：采样输出共模电压到Cs
- φ2：将Cs连接到参考电压，产生误差
- Cs/Ci比例决定环路增益
- 时钟频率应>10×差分UGF
🧩 拓展题
- CMFB带宽过快有什么问题？
- 开关电容CMFB的时钟馈通如何处理？
- 连续时间vs离散时间CMFB的选择？
🔬 CMFB的工程实现
本节深入探讨开关电容CMFB设计，CMFB的稳定性验证，连续时间CMFB，CMFB与差分环路的交互，为实际工程设计提供可操作的方法和技巧。
关键设计参数的关系图
理解参数之间的耦合关系是优化设计的基础。以下参数之间存在强耦合：
- 增益↔带宽：增益↑ → 带宽↓（密勒效应）
- 功耗↔速度：功耗↑ → gm↑ → 带宽↑，SR↑
- 噪声↔面积：面积↑ → 噪声↓（1/f）, 寄生电容↑
- 匹配↔面积：面积↑ → 失配↓（Pelgrom模型）
- 输出摆幅↔增益：共源共栅增益↑ → 摆幅↓
优秀的设计师能在这些约束中找到最优平衡点，而非简单最大化某一个指标。
SPICE仿真最佳实践
为确保仿真结果的可靠性，应遵循以下实践：
- 收敛性：使用.OPTIONS RELTOL=1e-4 VNTOL=1u ABSTOL=1p提高精度
- 初始条件：用.NODESET设置初始节点电压帮助收敛
- 步长控制：瞬态分析设置最大步长≤信号周期的1/100
- 模型验证：先用简单电路验证BSIM模型参数的合理性
- 结果校验：手算与仿真结果偏差<20%才算合理
设计迭代与优化策略
模拟电路设计是一个迭代优化过程。推荐的设计流程：
- 规格分解：将系统级指标分解为各模块的子指标
- 拓扑选择：根据子指标选择合适的电路拓扑
- 手算设计：用一阶模型估算管子尺寸和偏置
- 仿真验证：SPICE仿真确认手算的合理性
- 迭代优化：根据仿真偏差调整设计参数
- 最差情况验证：PVT+MC验证所有工艺角
- 版图设计：考虑匹配、保护和布线
- 后仿真：提取寄生参数重新仿真
常见设计陷阱与避坑指南
| 陷阱 | 表现 | 避免方法 |
|---|
| 忽略沟道长度调制 | 增益偏高30~50% | 始终在计算中包含λ |
| 忽略体效应 | 偏置点偏移 | 源极不接地时考虑γ |
| 忽略寄生电容 | 带宽偏高2~5倍 | 添加Cgs/Cgd/Cdb估算 |
| 过度依赖仿真 | 不理解电路行为 | 先手算再仿真验证 |
| 不验证工艺角 | 量产良率低 | SS/FF/TT全部验证 |
| 版图不考虑匹配 | 失调大 | 共质心+交叉指状 |
🧩 工程实践题
- 在你的设计中，增益和带宽的权衡点在哪里？
- 如何确定你的手算和仿真偏差是否合理？
- 如果仿真不收敛，应该怎么排查？
- 版图后仿真通常会比前仿真差多少？
- 如何制定设计收敛的退出标准？
📝 共模反馈知识总结与思维导图
核心概念关系
本课的核心知识可以用以下逻辑链串联：
- 物理基础→ 半导体物理 → MOS管I-V特性 → 小信号模型
- 电路分析→ 大信号（DC传输特性）→ 小信号（增益/阻抗）→ 频率响应
- 设计方法→ 规格分解 → 拓扑选择 → 手算设计 → 仿真验证 → 迭代优化
- 工程实践→ PVT验证 → MC分析 → 版图设计 → 后仿真 → 测试验证
本课核心公式
掌握以下公式是理解本课内容的关键：
- 增益 = 跨导 × 输出阻抗（所有增益级的统一公式）
- 带宽 = 1/(2π × 时间常数)（所有极点的统一公式）
- 噪声 = kT/C（所有采样系统的基本限制）
- 失配 ∝ 1/√(面积)（Pelgrom模型的统一规律）
- 功耗 = VDD × Itotal（功耗的基本方程）
这五个公式贯穿整个运放设计课程。理解了它们，就理解了模拟设计的核心逻辑。
📐 关键参数速查表
| 参数 | 符号 | 公式 | 典型值 |
|---|
| 跨导 | gm | √(2μCox(W/L)ID) | 0.1~10 mA/V |
| 输出电阻 | ro | 1/(λID) | 10k~10MΩ |
| 本征增益 | gmro | √(2μCoxW/L)/(λ√ID) | 20~100 |
| 单位增益频率 | fT | gm/(2πCgs) | 100M~10GHz |
| 热噪声密度 | en | √(4kTγ/gm) | 1~100 nV/√Hz |
| 失调电压(1σ) | VOS | AVT/√(WL) | 0.5~5 mV |
从本课到下一课的衔接
本课讨论的内容为后续课程打下了基础：
- 本课的电路分析方法是后续所有课程的基础工具
- 本课的设计优化思路将在后续课程中反复使用
- 本课的仿真验证流程是所有电路设计的标准流程
- 理解本课的参数折中关系是系统级优化的前提
建议在进入下一课之前，确保你已经能够独立完成本课的练习题和仿真验证。
🔍 设计检查清单
在完成本课设计后，请逐项确认以下检查清单：
- ☐ 所有MOS管工作在饱和区（VDS > VOV）
- ☐ DC工作点在预期的范围内
- ☐ 增益满足规格要求
- ☐ 带宽满足规格要求
- ☐ 相位裕度≥45°（闭环使用时）
- ☐ 输出摆幅满足要求
- ☐ 功耗在预算范围内
- ☐ 噪声和失调可接受
- ☐ 所有工艺角（TT/FF/SS）仿真通过
- ☐ 版图考虑了匹配和保护
如果以上任何一项未通过，需要回到设计迭代中进行修改。记住：模拟设计是迭代的过程，第一次通常不会完美。
💡 设计直觉培养
优秀模拟设计师的直觉来自大量实践。以下是培养设计直觉的方法：
- 多做手算：不要一上来就仿真，先估算各节点的电压和电流
- 比较方案：同一个设计目标，尝试不同拓扑，比较优缺点
- 参数扫描：在SPICE中扫描关键参数，观察性能变化趋势
- 失败分析：仿真不收敛时，理解原因而非简单调整
- 总结规律：每次设计后记录经验教训，形成自己的设计规则
设计直觉不是天赋，而是经验的积累。每一个你手动计算的增益、每一个你调试过的偏置点，都在构建你的设计直觉。