23 - USB PHY

← 上一课 📚 目录 下一课 →

🎯 课程目标

1. USB标准与PHY需求

USB版本速率信号类型IO电压PHY关键特性
USB 1.1 FS12Mbps单端/差分3.3V简单差分驱动
USB 2.0 HS480Mbps差分0.4V(电流模)电流驱动+chirp
USB 3.0 SS5Gbps差分(8b/10b)1.0V(CML)SERDES+训练
USB 3.1 SS+10Gbps差分(128b/132b)1.0VSERDES+DFE

2. USB Full-Speed PHY设计

USB FS是最基本的USB PHY，12Mbps，使用3.3V差分信号。

2.1 USB FS差分驱动器

* USB Full-Speed差分驱动器
* 特点：3.3V推挽差分输出
* 支持单端模式（SE0, SE1, J, K状态）

* 差分对输出
Mp_p dp_out dp_gate vddio vddio pch W=200u L=0.35u
Mn_p dp_out dp_gate 0 0 nch W=80u L=0.35u
Mp_n dn_out dn_gate vddio vddio pch W=200u L=0.35u
Mn_n dn_out dn_gate 0 0 nch W=80u L=0.35u

* USB信号状态:
* J态(空闲): DP=高, DM=低
* K态(反转): DP=低, DM=高  
* SE0(结束): DP=低, DM=低 (两者都低)
* SE1(错误): DP=高, DM=高 (不应出现)

2.2 USB FS接收器

USB FS接收器需要检测差分信号和单端状态：

3. USB High-Speed PHY设计

USB HS (480Mbps) 使用完全不同的驱动方式——电流模驱动，差分电压仅400mV。

3.1 HS电流驱动器

* USB High-Speed电流驱动器
* 17.78mA差分电流, 45Ω终端匹配

* 差分电流开关
Itail vddio ntail 17.78m
Mn1 dp_hs data_p ntail 0 nch W=80u L=0.18u
Mn2 dn_hs data_n ntail 0 nch W=80u L=0.18u

* 终端电阻（45Ω到地）
Rterm_p dp_hs 0 45
Rterm_n dn_hs 0 45

* 差分电压 = Itail × |Rterm_p - Rterm_n| 
* 当一侧导通: Vdiff = 17.78mA × 45Ω ≈ 800mV单端, 400mVppd差分

* HS模式切换:
* FS→HS: Chirp序列（设备发K-J-K-J...）
* HS: 电流驱动 + 高速接收器
* FS: 3.3V推挽 + 差分/单端接收器

4. USB Superspeed PHY设计

USB SS使用与PCIe类似的SERDES架构，5-10Gbps差分信号。

4.1 SS PHY架构

┌──────────────────────────────────────────────┐
│              USB SS PHY架构                    │
│                                                │
│  TX: 并行→[8b/10b]→[预加重]→[CML驱动]→TX+/-   │
│                                                │
│  RX: RX+/-→[CTLE]→[CDR+判决]→[10b/8b]→并行    │
│                                                │
│  PLL: 提供TX时钟                               │
│                                                │
│  Link训练: LFPS(Low Freq Periodic Signaling)   │
│  - 周期信号用于链路初始化和电源管理              │
│  - 频率: 10-50MHz                              │
│  - 每个burst: 20-200ns                        │
└──────────────────────────────────────────────┘

5. SPICE仿真：USB FS差分驱动

* 23-usb-fs-driver.sp
* USB Full-Speed差分驱动器仿真

Vddio vddio 0 3.3

* 差分数据（12Mbps NRZI）
Vdata data 0 pwl 0 3.3 41.7n 3.3 41.7n 0 83.3n 0 83.3n 3.3
+ 125n 3.3 125n 0 166.7n 0

* 反相数据
Vdata_b data_b 0 pwl 0 0 41.7n 0 41.7n 3.3 83.3n 3.3 83.3n 0
+ 125n 0 125n 3.3 166.7n 3.3

* 差分驱动
Mp_dp dp data_b vddio vddio pch W=200u L=0.35u
Mn_dp dp data 0 0 nch W=80u L=0.35u
Mp_dn dn data vddio vddio pch W=200u L=0.35u
Mn_dn dn data_b 0 0 nch W=80u L=0.35u

* USB电缆等效（90Ω差分，5ns延迟）
Tdp dp dn dp_far dn_far Z0=45 TD=5n

* 远端接收器
Rterm_p dp_far 0 45
Rterm_n dn_far 0 45

.tran 0.5n 200n
.measure tran vdiff PP V(dp,dn) FROM=50n TO=150n
.measure tran vse0 FIND V(dp) WHEN V(dn)=0 AT=180n
.print tran V(data) V(dp) V(dn) V(dp_far) V(dn_far)
.end
✅ 仿真验证结果

USB FS差分驱动仿真结果：

6. 练习

📝 练习1：USB HS差分电压计算

USB HS使用17.78mA电流驱动，45Ω终端到地。计算：1) 单端输出电压；2) 差分电压；3) 如果终端电阻偏差±10%，最差差分电压。

查看答案

单端电压(一侧导通) = 17.78mA × 45Ω = 800mV

另一侧 = 0mV

差分电压 = 800mV - 0mV = 800mV (差分峰峰=800mVppd)

偏差情况：一侧45×1.1=49.5Ω, 另一侧45×0.9=40.5Ω

Vdiff = 17.78×49.5 - 17.78×40.5 = 880 - 720 = 160mV偏差

7. 关键要点总结

🔑 本章核心要点
  1. USB PHY支持多种速率模式，从12Mbps FS到10Gbps SS
  2. FS模式使用3.3V推挽差分，HS模式使用0.4V电流驱动
  3. SS模式使用SERDES架构，类似PCIe PHY
  4. USB信号状态(J/K/SE0)需要差分和单端检测
  5. HS切换使用Chirp信令协议
  6. SS链路使用LFPS训练和8b/10b编码

🏆 成就解锁：USB PHY设计师

完成本课学习，你已经掌握了USB PHY的设计方法！

✅ 已掌握 FS驱动 ✅ 已掌握 HS电流模 ✅ 已掌握 SS SERDES ✅ 已掌握 信号状态

5. USB PHY的ESD保护

USB接口面临严峻的ESD挑战——用户频繁插拔，需要系统级ESD保护。

5.1 USB ESD保护方案

保护位置器件电容钳位电压
连接器入口TVS二极管阵列<0.5pF(HS)<5V@8kV IEC
PHY输入片上ESD二极管<1pFVDDIO+Vf
VDD-VSSRC电源钳位-~1.5V

5.2 USB ESD特殊要求

6. USB PHY的合规测试

USB PHY必须通过USB-IF的合规测试才能获得认证：

USB合规测试项目

7. USB 2.0 PHY的设计挑战

USB 2.0 PHY需要同时支持FS和HS模式，切换机制是设计的关键挑战。

7.1 FS/HS模式切换

USB 2.0的FS/HS切换通过Chirp序列完成：

  1. 设备连接后，主机发送RESET（SE0状态>10ms）
  2. 设备检测到RESET后发送Chirp K（DP低DM高，1.7-2.5ms）
  3. 主机检测到Chirp K后回应Chirp K-J-K-J交替序列
  4. 设备检测到Chirp序列后进入HS模式
  5. 如果Chirp握手失败，回退到FS模式

7.2 HS模式的特殊要求

附录：设计参数速查表

参数符号典型值单位
IO电压(3.3V)VDDIO3.0-3.6V
IO电压(1.8V)VDDIO1.62-1.98V
核心电压VDD0.9-1.2V
ESD二极管VfVf0.6-0.8V
GGNMOS Vt1Vt16-10V
GGNMOS VhVh3-5V
GGNMOS It2It28-15mA/μm
SCR VhVh1-2V
SCR It2It250-80mA/μm
RC钳位时间常数τ0.5-2μs
施密特Vt+Vt+2.0V
施密特Vt-Vt-1.3V
焊盘电容Cpad2-5pF
焊线电感Lwire1-5nH
CML驱动电流Itail4-16mA
差分阻抗Zdiff85-100Ω
HBM 2kV峰值电流Ipeak1.33A
HBM 4kV峰值电流Ipeak2.67A
CDM 500V峰值电流Ipeak5-15A
LVTTL VIH(min)VIH2.0V
LVTTL VIL(max)VIL0.8V
📋 关键公式速查
📖 推荐参考资料
  1. Amerasekera & Duvvury, ESD in Silicon Integrated Circuits, Wiley
  2. Dabral & Maloney, Basic ESD and I/O Design, Wiley
  3. Razavi, Design of Analog CMOS Integrated Circuits, McGraw-Hill
  4. Li Yuan, High Speed SerDes Design, Springer
  5. JEDEC JS-001: HBM ESD Test Standard
  6. JEDEC JS-002: CDM ESD Test Standard
  7. PCI Express Base Specification, PCI-SIG
  8. USB 2.0/3.0 Specification, USB-IF

8. USB Type-C与PD协议

USB Type-C连接器引入了更复杂的PHY设计需求，包括PD（Power Delivery）协议和交替模式。

8.1 Type-C引脚配置

引脚功能方向
CC1/CC2配置通道双向
DP1/DN1USB 2.0数据双向
TX1+/TX1-USB 3.x发送主机→设备
RX1+/RX1-USB 3.x接收设备→主机
VBUS电源(5-20V)供电
SBU1/SBU2边带信号交替模式

8.2 PD协议

USB PD通过CC线传输电源协商消息：