┌──────────────────────────────────────────────────┐
│ SERDES RX架构 │
│ │
│ RX+/- ──→ [连续时间均衡] ──→ [采样器(SA)] ──→ [解串器] ──→ 并行数据 │
│ (CTLE) │ (ADC/1-bit) (1:N) │
│ │ │
│ │←── CDR时钟 ──→ [采样时序] │
│ │ │
│ 配置接口 ←─ [控制寄存器] │
│ - CTLE增益/零点 │
│ - DFE系数 │
│ - 采样相位 │
└──────────────────────────────────────────────────┘CTLE是RX的第一级信号处理电路，提供高频提升来补偿信道的低通特性。
CTLE本质上是一个高频提升放大器，其传递函数在感兴趣的频率范围内补偿信道损耗：
H_CTLE(f) = A_dc × (1 + jf/f_z) / (1 + jf/f_p)
其中f_z是零点频率（高频提升的起始点），f_p是极点频率（限制提升范围），A_dc是直流增益。
* CTLE电路（源极退化差分对）
* VDD
* │
* ┌────┤────┐
* │ Rd Rd │ 负载电阻
* │ │ │ │
* ├── out_p out_n ──┤
* │ │ │ │
* │ ┌─┴─┐ │ │
* │ │Mn1 │ │ │ 差分对
* │ └─┬─┘ │ │
* │ │ │ │
* │ ├── Cs ──┤ 源极退化电容（提供零点）
* │ │ │ │
* │ Rz Rz │ 源极退化电阻（控制增益）
* │ │ │ │
* │ ┌─┴─┐ │ │
* │ │Mn2 │ │ │
* │ └─┬─┘ │ │
* └───┤────┘ │
* │ │
* VSS Itail
零点频率: f_z = 1/(2π × Rz × Cs)
极点频率: f_p = 1/(2π × Rd × Cload)
DC增益: A_dc = Rd / (1/gm + 2×Rz)
高频增益: A_high = Rd / (1/gm) ≈ gm × Rd* 19-ctle-simulation.sp
* CTLE频响特性仿真
Vdd vdd 0 1.0
* AC差分输入
Vac_p inp 0 dc 0 ac 0.5
Vac_n inn 0 dc 0 ac -0.5
* CTLE电路
Rd1 vdd outp 500
Rd2 vdd outn 500
Mn1 outp inp ns 0 nch W=20u L=0.1u
Mn2 outn inn ns 0 nch W=20u L=0.1u
* 源极退化
Rz1 ns nb1 200
Rz2 ns nb2 200
Cs nb1 nb2 0.2p
* 尾电流
Itail ns 0 2m
.ac dec 100 1Meg 20G
.measure ac gain_dc FIND V(outp,outn) AT=1Meg
.measure ac gain_peak MAX V(outp,outn)
.measure ac f_zero WHEN V(outp,outn)=2*gain_dc
.print ac V(outp,outn)
.endCTLE仿真关键结果：
采样器（Sampler）在CDR恢复的时钟边沿对均衡后的信号进行采样判决。
强臂锁存器（Strong-Arm Latch）是最常用的1-bit采样器：
高速SERDES RX使用多相时钟进行过采样或1:2解串：
接收灵敏度是RX能正确判决的最小输入信号幅度，受噪声、偏移、抖动等因素影响。
| 影响因素 | 贡献 | 缓解方法 |
|---|---|---|
| 热噪声 | 输入参考噪声 | 增大输入对尺寸 |
| 偏移失调 | 采样器阈值偏差 | 偏移校准（数字辅助） |
| 时钟抖动 | 采样时间偏差 | 低抖动CDR |
| ISI残余 | 均衡后残余 | DFE进一步消除 |
| 串扰 | 相邻通道耦合 | 屏蔽、去耦 |
一个10Gbps链路的信道在Nyquist频率（5GHz）处有15dB损耗。设计CTLE参数使其在5GHz处提供约12dB的均衡增益。假设Rd=500Ω，计算Rz和Cs的值。
需要12dB提升 = 4倍增益比
零点频率应在约1-2GHz（确保5GHz处有足够提升）
f_z = 1/(2π×Rz×Cs)，取f_z = 1.5GHz
如果Cs = 0.2pF：Rz = 1/(2π×1.5GHz×0.2pF) = 530Ω
但总退化电阻2×Rz = 1060Ω，DC增益 = Rd/(1/gm + 2Rz)
如果gm = 20mS: DC增益 = 500/(50+1060) ≈ 0.45 → -7dB
高频增益 = gm×Rd = 20mS×500Ω = 10 → +20dB
提升量 = 20-(-7) = 27dB（过大！需调整）
调小Rd或增大Rz来降低提升量
完成本课学习，你已经掌握了SERDES接收器的核心设计！
✅ 已掌握 CTLE原理 ✅ 已掌握 采样器 ✅ 已掌握 CDR协同 ✅ 已掌握 灵敏度分析
除了CTLE和DFE，RX还有其他信号调理技术：
CTLE的增益和零点频率通常可编程：
| 参数 | 可编程范围 | 步进 |
|---|---|---|
| DC增益 | -6~0dB | 1dB |
| 峰值增益 | 0~12dB | 1dB |
| 零点频率 | 0.5~5GHz | 连续 |
| 高频极点 | 5~15GHz | 连续 |
采样器的偏移（Offset）会降低有效眼高。偏移校准通过数字控制调整采样器阈值：
接收灵敏度受多个因素影响，需要系统化预算：
| 因素 | 贡献(mV) | 累积(mV) |
|---|---|---|
| 最小输入信号 | 50 | 50 |
| 偏移失调 | 5 | 55 |
| 热噪声 | 2 | 57 |
| 时钟抖动 | 8 | 65 |
| ISI残余 | 10 | 75 |
| 串扰 | 5 | 80 |
| 安全裕量(20%) | 16 | 96 |
实际灵敏度需求≈100mVppd
SERDES RX的信号完整性需要系统化仿真验证。
IBIS-AMI（Algorithmic Modeling Interface）是SERDES仿真的标准接口：
通过IBIS-AMI可以快速评估不同均衡设置下的链路性能，是SERDES设计不可或缺的工具。
| 参数 | 符号 | 典型值 | 单位 |
|---|---|---|---|
| IO电压(3.3V) | VDDIO | 3.0-3.6 | V |
| IO电压(1.8V) | VDDIO | 1.62-1.98 | V |
| 核心电压 | VDD | 0.9-1.2 | V |
| ESD二极管Vf | Vf | 0.6-0.8 | V |
| GGNMOS Vt1 | Vt1 | 6-10 | V |
| GGNMOS Vh | Vh | 3-5 | V |
| GGNMOS It2 | It2 | 8-15 | mA/μm |
| SCR Vh | Vh | 1-2 | V |
| SCR It2 | It2 | 50-80 | mA/μm |
| RC钳位时间常数 | τ | 0.5-2 | μs |
| 施密特Vt+ | Vt+ | 2.0 | V |
| 施密特Vt- | Vt- | 1.3 | V |
| 焊盘电容 | Cpad | 2-5 | pF |
| 焊线电感 | Lwire | 1-5 | nH |
| CML驱动电流 | Itail | 4-16 | mA |
| 差分阻抗 | Zdiff | 85-100 | Ω |
| HBM 2kV峰值电流 | Ipeak | 1.33 | A |
| HBM 4kV峰值电流 | Ipeak | 2.67 | A |
| CDM 500V峰值电流 | Ipeak | 5-15 | A |
| LVTTL VIH(min) | VIH | 2.0 | V |
| LVTTL VIL(max) | VIL | 0.8 | V |
I_HBM = V_HBM / R_HBM = V_HBM / 1500ΩV_clamp = Vf + VDD + I×Rbus + V_clamp_internalRC时间常数: τ = R × C谐振频率: f0 = 1/(2π√(LC))差分摆幅: Vdiff = Itail × Rload × 2SSO噪声: V_noise = L × di/dtESD窗口: Window = BVox - margin - (VDD + margin)环路带宽: fBW ≈ fref / (2×N×M)