15 - 上电排序

🎯 课程目标

1. 上电排序的重要性

多电源域芯片中,各电源的上电顺序至关重要。错误的顺序可能导致:偷电(通过ESD二极管意外供电)、闩锁、栅氧过压、功能异常。

1.1 偷电现象

偷电(Power Sneak)是指某个电源域通过寄生路径(主要是ESD二极管)被意外供电的现象:

偷电场景:

        VDDIO (已上电, 3.3V)
          │
     ┌────┤────┐
     │ ESD_up   │  正向偏置!
     │ (二极管) │  Vf ≈ 0.7V
     │          │
     ├───PAD────┤
     │          │
     │ ESD_dn   │  反向偏置
     │ (二极管) │
     └────┤────┘
          │
        VDD (未上电)
     
结果:VDDIO→ESD_up→PAD→内部电路→VDD
VDD被"偷电"到 VDDIO - Vf ≈ 2.6V
核心域意外上电!
⚠️ 偷电的危害

2. 上电排序设计

2.1 上电顺序规则

通用的上电顺序规则:

  1. IO域先于核心域:VDDIO→VDD,避免核心域先上电时IO域ESD二极管正向偏置
  2. 高压域先于低压域:3.3V→1.8V→1.2V→0.8V
  3. 地先于电源:VSS→VDD,确保地参考先建立
  4. 模拟域与数字域独立:避免上电噪声耦合

2.2 上电顺序约束图

┌──────────────────────────────────────────┐
│           上电顺序约束图                   │
│                                           │
│  Step 1: VSS (地)                         │
│    │                                      │
│    ▼                                      │
│  Step 2: VDDIO (3.3V IO电源)             │
│    │                                      │
│    ├──→ Step 3a: VDDA (3.3V 模拟)        │
│    │                                      │
│    └──→ Step 3b: VDDQ (1.8V DDR)         │
│           │                               │
│           ▼                               │
│         Step 4: VDD (1.2V 核心)           │
│           │                               │
│           ▼                               │
│         Step 5: VDDC (0.8V CPU)           │
│                                           │
│  断电顺序:相反(后上先断)                │
└──────────────────────────────────────────┘

3. 防偷电设计

3.1 串联二极管隔离

在ESD二极管路径上增加串联二极管,提高偷电所需的正向压降:

* 防偷电串联二极管
* PAD → D1 → D2 → VDDIO
* 偷电需要:VDDIO - 2×Vf = 3.3 - 1.4 = 1.9V
* 仍可能偷电到1.9V!

* 更好的方案:使用ESD钳位替代二极管
* ESD钳位只在快速dV/dt时导通
* 正常上电(慢速)不会触发

3.2 RC钳位防偷电

RC触发电源钳位只在ESD事件(快速电压变化)时导通,正常上电不触发,自然防止偷电。

💡 防偷电最佳实践
  1. 使用RC电源钳位替代纯二极管VDD-VSS连接
  2. IO焊 pad 到VDD的路径使用二极管+RC钳位组合
  3. 核心域VDD通过头部开关与VDDIO隔离
  4. 上电检测电路确保顺序正确
  5. 每个电源域设置POR(上电复位)

4. 上电复位(POR)电路

POR电路在电源电压达到稳定阈值后产生复位信号,确保内部电路从已知状态开始工作。

4.1 POR电路设计

* 15-por-circuit.sp
* 上电复位电路仿真

* 慢速上电(模拟实际上电)
Vdd vdd 0 pwl 0 0 1m 1.2

* 电阻分压检测
R1 vdd detect 500k
R2 detect 0 500k
* detect = VDD/2 = 0.6V when VDD=1.2V

* 比较器(简化为反相器链)
Mp1 a detect vdd vdd pch W=2u L=0.18u
Mn1 a detect 0 0 nch W=1u L=0.18u

Mp2 b a vdd vdd pch W=8u L=0.18u
Mn2 b a 0 0 nch W=4u L=0.18u

Mp3 por_b b vdd vdd pch W=16u L=0.18u
Mn3 por_b b 0 0 nch W=8u L=0.18u

* POR输出
Mp4 por por_b vdd vdd pch W=16u L=0.18u
Mn4 por por_b 0 0 nch W=8u L=0.18u

* 滤波电容
Cpor por 0 1p

.tran 0.1u 2m
.measure tran vdd_thresh FIND V(vdd) WHEN V(por)=0.6 RISE=1
.measure tran por_delay TRIG V(vdd) VAL=1.08 TARG V(por) VAL=0.6 RISE=1
.print tran V(vdd) V(detect) V(por)
.end
✅ 仿真验证结果

POR电路仿真结果:

5. 热插拔IO设计

热插拔(Hot-Plug/Hot-Swap)场景下,IO可能在芯片电源未上电时就收到外部信号。这需要专门的IO设计来承受过压和偷电。

5.1 热插拔IO的要求

5.2 热插拔IO电路结构

* 热插拔IO关键设计
* 1. 输出驱动管使用IO域厚栅氧器件
* 2. 上拉ESD二极管串联限流电阻
* 3. VDDIO电源检测控制输出使能
* 4. 输入路径使用钳位电路保护核心域

* 过压保护
Rovr pad vddio_sense 10k     ; 限流电阻
Dovr vddio_sense vddio dclamp ; 钳位到VDDIO

* 电源检测
Mp_det det vddio vddio vddio pch W=2u L=0.35u
Mn_det det vddio 0 0 nch W=1u L=0.35u
* VDDIO=0时det=0, 输出驱动关断

6. 练习

📝 练习1:偷电电压计算

3.3V VDDIO通过ESD上拉二极管(Vf=0.7V)向1.2V VDD偷电。VDD的等效负载为10kΩ,ESD二极管等效电阻为50Ω。计算偷电电压和偷电电流。

查看答案

VDD节点方程:VDD = VDDIO - Vf - I × R_esd

VDD = I × R_load

I = (VDDIO - Vf) / (R_esd + R_load) = (3.3 - 0.7) / (50 + 10000) = 2.6/10050 ≈ 259μA

VDD = 259μA × 10kΩ = 2.59V(远超1.2V!严重偷电)

📝 练习2:上电序列设计

一个芯片有4个电源:VDDIO(3.3V)、VDDA(3.3V模拟)、VDDQ(1.8V)、VDD(0.8V)。设计上电序列和防偷电方案。

查看答案

上电顺序:VDDIO/VDDA(同时) → VDDQ → VDD

防偷电:

  1. VDDIO-VDD:使用RC钳位(非纯二极管)
  2. VDDA-VDDIO:串联2个二极管(同电压需隔离)
  3. VDDQ-VDD:RC钳位 + 二极管链
  4. VDD通过头部开关控制,确保最后上电

7. 关键要点总结

🔑 本章核心要点
  1. 上电排序是防止偷电、闩锁和栅氧过压的关键
  2. 偷电通过ESD二极管等寄生路径意外供电,危害严重
  3. 通用规则:IO域先上电、高压域先上电、地先于电源
  4. RC电源钳位天然防偷电(慢速上电不触发)
  5. POR电路确保电源稳定后才释放复位
  6. 热插拔IO需要过压保护和偷电防护

🏆 成就解锁:电源管理专家

完成本课学习,你已经完成了电平转换阶段!掌握了电源域管理!

✅ 已掌握 上电排序 ✅ 已掌握 防偷电 ✅ 已掌握 POR设计 ✅ 已掌握 热插拔

6. 电源监控与保护电路

除了POR,完整的电源管理还需要多种监控和保护电路。

6.1 欠压检测(UVLO)

UVLO(Under-Voltage Lockout)在电源电压低于阈值时关闭电路,防止异常工作:

* UVLO电路\n* 当VDD < V_trip时,UVLO输出=1(锁定)\n* 当VDD > V_trip + Vhys时,UVLO输出=0(正常)\n\nV_trip ≈ 0.9 × VDD_nom\nVhys ≈ 50-100mV (防止振荡)

6.2 过压检测(OVP)

OVP在电源电压超过阈值时触发保护:

6.3 电源监控看门狗

看门狗定时器监控电源管理软件是否正常运行。如果超时未喂狗,自动复位系统。

7. 电源排序控制器设计

多电源系统需要专用的排序控制器,确保上电和断电顺序正确:

排序控制器架构
上电序列控制器:\nStep 0: 等待VSS稳定\nStep 1: 使能VDDIO_33, 等待POR_33\nStep 2: 使能VDDA, 等待POR_A  \nStep 3: 使能VDDQ, 等待POR_Q\nStep 4: 使能VDD_CORE, 等待POR_CORE\nStep 5: 释放全局复位, 正常工作\n\n断电序列控制器 (逆序):\nStep 0: 全局复位\nStep 1: 关断VDD_CORE\nStep 2: 关断VDDQ\nStep 3: 关断VDDA\nStep 4: 关断VDDIO_33\nStep 5: 全部关断\n\n每步间隔: 1-10ms (确保上一域稳定)

8. 电源域故障诊断

多电源域系统可能出现各种故障,需要系统化的诊断方法。

8.1 常见电源域故障

故障类型症状诊断方法
偷电域意外上电测量VDD在关断时的电压
闩锁电流骤增,芯片过热测量I-V特性,热成像
POR失败上电后逻辑随机检查POR波形和阈值
域间泄漏功耗高于预期逐域关断测量泄漏
上电顺序错功能异常或损坏示波器捕获上电波形

8.2 电源域调试流程

  1. 测量各电源域的静态电压(是否为0或正确值)
  2. 检查POR信号是否正确释放
  3. 验证上电顺序是否符合设计
  4. 测量各域的静态电流(检查泄漏)
  5. 动态测试:切换电源域状态,观察响应

附录:设计参数速查表

参数符号典型值单位
IO电压(3.3V)VDDIO3.0-3.6V
IO电压(1.8V)VDDIO1.62-1.98V
核心电压VDD0.9-1.2V
ESD二极管VfVf0.6-0.8V
GGNMOS Vt1Vt16-10V
GGNMOS VhVh3-5V
GGNMOS It2It28-15mA/μm
SCR VhVh1-2V
SCR It2It250-80mA/μm
RC钳位时间常数τ0.5-2μs
施密特Vt+Vt+2.0V
施密特Vt-Vt-1.3V
焊盘电容Cpad2-5pF
焊线电感Lwire1-5nH
CML驱动电流Itail4-16mA
差分阻抗Zdiff85-100Ω
HBM 2kV峰值电流Ipeak1.33A
HBM 4kV峰值电流Ipeak2.67A
CDM 500V峰值电流Ipeak5-15A
LVTTL VIH(min)VIH2.0V
LVTTL VIL(max)VIL0.8V
📋 关键公式速查
📖 推荐参考资料
  1. Amerasekera & Duvvury, ESD in Silicon Integrated Circuits, Wiley
  2. Dabral & Maloney, Basic ESD and I/O Design, Wiley
  3. Razavi, Design of Analog CMOS Integrated Circuits, McGraw-Hill
  4. Li Yuan, High Speed SerDes Design, Springer
  5. JEDEC JS-001: HBM ESD Test Standard
  6. JEDEC JS-002: CDM ESD Test Standard
  7. PCI Express Base Specification, PCI-SIG
  8. USB 2.0/3.0 Specification, USB-IF