09 - 二极管ESD保护

🎯 课程目标

1. 二极管在ESD保护中的角色

二极管是ESD保护中最基础的器件。在IO焊盘到VDD和VDD到焊盘的路径上,二极管提供了最直观的电流泄放通路。几乎所有ESD保护方案都包含二极管作为第一道防线。

1.1 二极管ESD保护的基本配置

              VDDIO
               │
          ┌────┤──── Diode_up (PAD→VDDIO)
          │    │
          │    │
    PAD ──┤    │
          │    │
          │    │
          └────┤──── Diode_dn (VSS→PAD)
               │
              VSS

* Diode_up: PAD → VDDIO 方向导通(正应力时)
  阳极=PAD, 阴极=VDDIO
  正向导通电压: ~0.7V
  
* Diode_dn: VSS → PAD 方向导通(负应力时)
  阳极=VSS, 阴极=PAD
  正向导通电压: ~0.7V

1.2 二极管保护的应力路径

应力组合正应力电流路径
PAD→VSS (+)PAD高电位PAD→Diode_up→VDDIO→Power Clamp→VSS
PAD→VSS (-)PAD低电位VSS→Diode_dn→PAD
PAD→VDD (+)PAD高电位PAD→Diode_up→VDD
PAD→VDD (-)PAD低电位VDD→Power Clamp→VSS→Diode_dn→PAD
📊 二极管保护的电流路径分析

关键发现:PAD→VSS正应力路径需要经过二极管+电源总线+电源钳位三个环节。这意味着:

2. ESD二极管的类型与设计

2.1 P+/N-Well 二极管(上拉二极管)

P+/N-Well二极管是最常用的上拉ESD二极管,将电流从PAD导到VDDIO。

    PAD ──── P+ 扩散区 (阳极)
               │
            N-Well (阴极)
               │
            VDDIO

* 特点:
* - 正向导通电压: ~0.7V
* - 反向击穿电压: BV(P+/NWell) ≈ 10-15V
* - 正向电流能力: 20-50 mA/μm
* - 寄生电容: 0.5-2 fF/μm
* - 面积效率: 高

2.2 N+/P-Sub 二极管(下拉二极管)

N+/P-Sub二极管用于将VSS电流导到PAD(负应力保护)。

    VSS ──── P-Sub (阳极)
               │
            N+ 扩散区 (阴极)
               │
             PAD

* 特点:
* - 正向导通电压: ~0.7V  
* - 反向击穿电压: BV(N+/PSub) ≈ 8-12V
* - 正向电流能力: 15-40 mA/μm
* - 寄生PNP可能影响附近电路

2.3 二极管关键设计参数

参数影响设计考量
面积电流能力↑,电容↑面积需满足It2需求,同时控制寄生电容
周长正向电流能力(主要取决于周长而非面积)使用条形而非方形,增加周长/面积比
串联电阻钳位电压↑金属连线、Well电阻需最小化
寄生电容信号完整性↓高速IO需最小化,可能需隔离技术
泄漏电流功耗↑高温下泄漏显著,需关注

3. 二极管链设计

在某些应用中,需要二极管正向导通电压高于0.7V。通过串联多个二极管可以实现任意正向导通电压。

3.1 二极管链原理

* n个串联二极管
* Vf_total = n × Vf = n × 0.7V

PAD ──→ [D1] → [D2] → [D3] → ... → [Dn] ──→ VDDIO

* 应用场景:
* 1. 电平转换保护:当IO电压高于核心电压时
* 2. 触发SCR:DTSCR中使用二极管链触发
* 3. 阻断反向电流:防止VDDIO通过ESD二极管反灌

* 问题:串联电阻增加,钳位电压 = n × 0.7V + I × n × Rs

3.2 二极管链的寄生问题

⚠️ 二极管链的寄生PNP问题

串联P+/N-Well二极管共享N-Well,形成寄生PNP晶体管。这导致:

解决方案:在N-Well之间加P+隔离环,打断寄生PNP;或使用Well接触降低基极电位。

4. RC触发电源钳位

电源钳位是VDD到VSS之间的ESD保护器件,在二极管保护方案中起关键作用。RC触发电源钳位是最常用的方案。

4.1 RC电源钳位原理

          VDDIO ─────┬──────────────────┐
                      │                  │
                 ┌────┴────┐        ┌────┴────┐
                 │  R      │        │  大NMOS  │
                 │  (100kΩ)│        │  Clamp   │
                 └────┬────┘        │  W=5000u │
                      │             └────┬────┘
                      ├── C (10pF) ──┤    │
                      │              │    │
                      │   ┌─────┐   │    │
                      └───│Inv1 │───┘    │
                          └──┬──┘        │
                             │           │
                        ┌────┴────┐      │
                        │  Inv2   │──────┘
                        │(Buffer) │   栅极驱动
                        └────┬────┘
                             │
                            VSS

工作原理:
1. 正常工作:VDDIO稳定,RC节点电压=VDDIO,Inv1输出=0,NMOS关断
2. ESD事件:VDDIO快速上升,RC时间常数使RC节点跟不上
   → RC节点电压滞后 → Inv1检测到差分 → 输出高 → NMOS导通
3. ESD结束:RC充电完成,NMOS关断

关键参数:
- RC时间常数 τ = R×C ≈ 0.5-2μs (远大于正常上电斜率,远小于ESD脉冲宽度)
- 正常上电:dV/dt ≈ 0.01-1 V/μs → RC节点跟随,不误触发
- ESD事件:dV/dt ≈ 1000 V/μs → RC节点滞后,正确触发

4.2 RC电源钳位SPICE仿真

* 09-rc-power-clamp.sp
* RC触发电源钳位仿真

* 正常上电(不应触发)
Vddio_slow vddio 0 pwl 0 0 10u 3.3

* ESD事件(应触发)
* Vddio_fast vddio 0 pwl 0 0 10n 3.3

* RC网络
Rrc vddio rc_node 100k
Crc rc_node 0 10p

* 反相器1(检测)
Mp1 inv1_out rc_node vddio vddio pch W=4u L=0.35u
Mn1 inv1_out rc_node 0 0 nch W=2u L=0.35u

* 反相器2(缓冲)
Mp2 inv2_out inv1_out vddio vddio pch W=16u L=0.35u
Mn2 inv2_out inv1_out 0 0 nch W=8u L=0.35u

* 大NMOS钳位
Mnclamp vddio inv2_out 0 0 nch W=5000u L=0.35u

.tran 0.1u 15u
* 改用ESD脉冲:
* .tran 0.01n 500n
.measure tran v_rc_end FIND V(rc_node) AT=10u
.measure tran v_gate FIND V(inv2_out) AT=5n
.measure tran iclamp MAX I(Mnclamp)
.print tran V(vddio) V(rc_node) V(inv1_out) V(inv2_out) I(Mnclamp)
.end
✅ 仿真验证结果

RC电源钳位仿真结果:

5. 二极管保护的优缺点

5.1 二极管保护的优势

5.2 二极管保护的局限

6. 高速IO的二极管设计挑战

高速IO(如DDR、SERDES)对焊盘电容极为敏感。ESD二极管的寄生电容直接影响信号完整性。

IO速度最大允许电容ESD二极管挑战
≤100MHz5-10pF容易满足
DDR3 (800MHz)1-2pF需要优化二极管尺寸
DDR5 (3200MHz)0.3-0.5pF需要特殊隔离技术
SERDES (10GHz)<0.1pF需要ESD/信号协同设计
💡 低电容ESD二极管技术
  1. 最小面积二极管:仅满足ESD电流需求的最小尺寸
  2. SOI工艺:绝缘体上硅,消除衬底寄生电容
  3. 背偏压二极管:反偏PN结隔离,降低电容
  4. T-coil匹配:用电感补偿ESD电容,实现阻抗匹配

7. 练习

📝 练习1:二极管钳位电压计算

一个3.3V IO焊盘使用P+/NWell上拉二极管和电源钳位。HBM 2000V时峰值电流1.33A。已知:Vf=0.8V(1.33A时),VDDIO=3.3V,电源钳位导通电压=1.5V(1.33A时),VDDIO总线电阻=0.5Ω。计算焊盘上的总钳位电压。

查看答案

钳位电压 = Vf + VDDIO + I×Rbus + Vclamp

= 0.8V + 3.3V + 1.33A×0.5Ω + 1.5V

= 0.8 + 3.3 + 0.665 + 1.5 = 6.27V

如果栅氧安全电压为5V,这个钳位电压太高!需要降低Rbus或Vclamp。

📝 练习2:RC钳位设计

设计一个RC电源钳位,要求:正常上电时间>100μs时不误触发,ESD上升时间<10ns时正确触发。计算RC时间常数的范围。

查看答案

正常上电:dV/dt = 3.3V/100μs = 33V/ms = 0.033V/μs

ESD事件:dV/dt = 3.3V/10ns = 330V/μs

RC节点滞后:ΔV = VDD × (1 - e^(-t/τ))

不误触发:τ应远小于上电时间常数 → τ < 100μs/5 = 20μs

正确触发:τ应远大于ESD脉冲时间 → τ > 10ns × 50 = 500ns

范围:500ns < τ < 20μs,典型取1-5μs

8. 关键要点总结

🔑 本章核心要点
  1. 二极管是ESD保护的基础器件,提供焊盘到VDD和VSS的电流泄放路径
  2. P+/NWell二极管(上拉)和N+/PSub二极管(下拉)是最常用的配置
  3. 二极管链用于构建可调正向电压,但需注意寄生PNP旁路效应
  4. RC电源钳位是VDD-VSS ESD保护的核心,时间常数需区分正常上电和ESD
  5. 高速IO的二极管设计需要平衡ESD能力和寄生电容
  6. 二极管保护方案简单可靠,但钳位电压可能偏高,需要优化电源路径

🏆 成就解锁:二极管专家

完成本课学习,你已经掌握了ESD保护的基础构建块!

✅ 已掌握 二极管保护原理 ✅ 已掌握 二极管链设计 ✅ 已掌握 RC电源钳位 ✅ 已掌握 低电容技术