GGNMOS是ESD保护中最基本也最常用的器件。它是一个栅极接地（Gate Grounded）的NMOS管，在正常工作时不导通，在ESD事件时通过雪崩击穿和寄生BJT导通来泄放电流。
GGNMOS的导通经历三个阶段：
I↑
│ 二次击穿(It2)
│ ╱
│ ╱ 热失控区
│ ╱
│ ┌───╱← 维持点(Vh, Ih)
│ │ ╱
│ │ ╱ ← 负阻区(Snapback)
│ │╱
│ ╱← 触发点(Vt1, It1) 雪崩击穿
│ ╱
│╱ 正常关断区
└────────────────────────────→ VGGNMOS的ESD保护能力来源于其寄生的NPN双极晶体管：
漏极 (Drain) = 集电极
│
┌─────┤─────┐
│ │ │
│ N+ 漏区 │
│ │ │
│ P 衬底 │ ← 基极 (Body)
│ │ │ Rsub: 衬底电阻
│ N+ 源区 │ ← 发射极 (Source)
│ │ │
└─────┤─────┘
│
源极接地 = 发射极接地
寄生NPN: 集电极=Drain, 基极=Body, 发射极=Source
Rsub: 从击穿点到源极的衬底电阻
Rgate: 栅极电阻（通常接地，Rgate=0）| 参数 | 符号 | 典型值(0.18μm) | 意义 |
|---|---|---|---|
| 触发电压 | Vt1 | 6-10V | ESD保护开始工作的电压 |
| 触发电流 | It1 | 1-10μA | 雪崩击穿初始电流 |
| 维持电压 | Vh | 3-5V | Snapback后的钳位电压 |
| 维持电流 | Ih | 1-10mA | 维持Snapback状态的最小电流 |
| 二次击穿电流 | It2 | 5-15 mA/μm | 器件损坏前的最大电流 |
| 漏源击穿电压 | BVdss | 6-12V | 无栅偏压时的漏源击穿电压 |
触发电压Vt1主要取决于漏极PN结的击穿电压。可以通过以下方法调整：
维持电压Vh取决于寄生NPN的基极-发射极电压和衬底电阻：
Vh ≈ Vec(sat) + Ih × Rsub + IR_drop
降低Vh可以提高钳位效果，但Vh过低可能导致闩锁问题。Vh必须大于VDD + 噪声裕量，防止正常工作时误触发。
It2是GGNMOS的ESD能力指标。提高It2的方法：
单个宽GGNMOS容易出现电流集中——先触发的指承担全部电流而过早失效。多指设计配合触发均匀化技术是解决此问题的关键。
┌──────────────────────────────────────────┐
│ 多指GGNMOS截面图 │
│ │
│ D G S G D G S G D G S G D │
│ │ │ │ │ │ │ │ │ │ │ │ │ │ │
│ ▼ ▼ ▼ ▼ ▼ ▼ ▼ ▼ ▼ ▼ ▼ ▼ ▼ │
│ │
│ Finger 0 Finger 1 Finger 2 Fn │
│ │
│ 问题：Finger 0先触发，承担大部分电流 │
│ → 过早二次击穿 │
│ → 其他指未被利用 │
│ → 整体It2远低于W×It2_per_μm │
└──────────────────────────────────────────┘通过电容耦合在ESD期间给栅极施加小正偏压，降低各指的触发电压差异，实现均匀触发：
* 栅极耦合GGNMOS
*
* VDDIO
* │
* ┌────┤──── R_gate (1-10kΩ)
* │ │ │
* │ ┌─┴─┐ │
* │ │Cgc │ │ 栅极耦合电容
* │ └─┬─┘ │
* │ │ │
* │ ┌─┴─┐ │
* │ │Mgg │ │ GGNMOS (栅极→耦合点)
* │ └─┬─┘ │
* │ │ │
* └────┤────┘
* │
* ESD焊盘
* ESD期间：焊盘电压快速上升
* 通过Cgc耦合到栅极：Vg ≈ Cgc/(Cgc+Cgs) × dV/dt × t
* 栅极正偏压降低Vt1，帮助各指均匀触发
* 稳态后Rgate将栅极拉回地电位* 07-ggnmos-snapback.sp
* GGNMOS Snapback特性仿真
* 使用简化模型模拟寄生NPN行为
* 电源
Vddio vddio 0 3.3
* ESD脉冲（焊盘正应力到VSS）
Iesd pad 0 pwl 0 0 1n 0.1 5n 1.0 10n 2.0 20n 5.0 50n 1.0 100n 0.5 200n 0.1
* GGNMOS简化模型
* 寄生NPN晶体管
Qnpn pad sub 0 npn_area
* 衬底电阻
Rsub sub 0 200
* NMOS栅极接地
* Mn_gg pad 0 0 0 nch W=400u L=0.35u
* 漏极二极管（雪崩击穿）
Desd pad 0 darea=100u
* 内部电路等效
Rint pad int 1k
Cint int 0 0.5p
* .model npn_area npn Is=1e-15 Bf=50 Br=0.5 Vaf=50
* .model darea d Is=1e-15 bv=8
.tran 0.1n 200n
.measure tran vt1 FIND V(pad) WHEN I(Iesd)=10u CROSS=1
.measure tran vh MIN V(pad) FROM=10n TO=50n
.measure tran it2 MAX I(Iesd)
.measure tran vclamp MAX V(pad)
.print tran V(pad) V(sub) I(Iesd) I(Qnpn)
.end* 07-ggnmos-clamp-voltage.sp
* GGNMOS钳位电压随ESD电流的变化
* 扫描ESD电流从0到5A
Idc pad 0 0
* GGNMOS（W=400um）
* 简化模型：二极管击穿+电阻
Desd pad 0 d_bv8
Rclamp pad 0 5
* .model d_bv8 d Is=1e-15 bv=8 ibv=1e-3
.dc Idc 0 5 0.01
.measure tran vclamp_1A FIND V(pad) WHEN I(Idc)=1.0
.measure tran vclamp_2A FIND V(pad) WHEN I(Idc)=2.0
.measure tran vclamp_4A FIND V(pad) WHEN I(Idc)=4.0
.print dc V(pad) I(Idc)
.endGGNMOS仿真关键发现：
| 参数 | 推荐值 | 原因 |
|---|---|---|
| 沟道长度L | 0.35-0.5μm | 平衡Vt1和面积 |
| 指宽W_finger | 20-50μm | 避免电流不均匀 |
| 指数量N | 8-20 | 根据总W需求 |
| SAB长度 | 1-3μm | 增加漏极电阻改善均匀性 |
| 衬底接触间距 | 每2-4个finger一组 | 降低Rsub |
| 漏极接触到栅极距离 | 2-4μm | 增加Rd，改善It2 |
| 源极接触到栅极距离 | 1-2μm | 降低Rs，不影响 |
┌──────────────────────────────────────────────┐
│ GGNMOS版图截面 │
│ │
│ 漏极接触区 SAB阻挡区 栅极 源极接触区 │
│ ┌──────┐ ┌────────┐ ┌──┐ ┌──────┐ │
│ │ N+ │ │ N+ │ │Poly│ │ N+ │ │
│ │Silide│ │No Silic│ │ │ │Silide│ │
│ │ │ │ ← SAB →│ │ │ │ │ │
│ └──────┘ └────────┘ └──┘ └──────┘ │
│ │
│ Rd ↑↑↑ (SAB增加漏极串联电阻) │
│ → 电流更均匀分布 → It2提高30-100% │
└──────────────────────────────────────────────┘设计一个GGNMOS保护器件，要求承受HBM 4000V（峰值电流2.67A）。假设It2=10mA/μm，安全系数取1.5。计算所需的总栅宽W。如果每个指宽50μm，需要多少个指？
所需It2 = 2.67A × 1.5 = 4.0A
总栅宽 W = 4.0A / 10mA/μm = 400μm
指数 N = 400/50 = 8个指
注意：实际设计中考虑多指不均匀效率（约70%），W可能需要400/0.7≈570μm
GGNMOS的Vh=3.5V，Vec(sat)=0.5V。如果Ih=5mA，计算所需的衬底电阻Rsub。如果工艺中P-will的薄层电阻为2kΩ/□，从击穿点到源极的距离为5μm，宽度为50μm，计算实际Rsub。
Vh = Vec(sat) + Ih × Rsub + IR_drop
3.5V = 0.5V + 5mA × Rsub + 0（忽略IR_drop）
Rsub = (3.5-0.5)/5mA = 600Ω
实际Rsub = 2kΩ × (5μm/50μm) = 200Ω
实际Rsub偏小，需要增加距离或减少宽度来满足Vh要求。
完成本课学习，你已经掌握了最常用的ESD保护器件！
✅ 已掌握 Snapback机理 ✅ 已掌握 关键参数设计 ✅ 已掌握 多指优化 ✅ 已掌握 SAB技术