IO Pad是芯片与封装之间的物理接口。一个完整的IO Pad不仅是金属焊盘，而是包含信号路径、ESD保护、电源管理等多个功能模块的复杂结构。
┌────────────────────────────────────────┐
│ 封装焊线 (Wire Bond) │ ← 外部连接
├────────────────────────────────────────┤
│ 顶层金属焊盘 (Pad Opening) │ ← M7/M8 大面积金属
├────────────────────────────────────────┤
│ 钝化层开口 (Passivation Opening) │ ← 暴露焊盘区域
├────────────────────────────────────────┤
│ 上层金属互连 (M5-M6 Routing) │ ← 信号/电源走线
├────────────────────────────────────────┤
│ 通孔层 (Via Stack) │ ← 层间连接
├────────────────────────────────────────┤
│ 下层金属互连 (M1-M4 Routing) │ ← ESD保护/驱动电路
├────────────────────────────────────────┤
│ 有源区 (Active Area) │ ← MOS器件/二极管
├────────────────────────────────────────┤
│ 硅衬底 (Silicon Substrate) │ ← 基底
└────────────────────────────────────────┘| 参数 | 典型值 | 说明 |
|---|---|---|
| 焊盘尺寸 | 60×60μm ~ 90×90μm | 取决于封装工艺 |
| 焊盘间距 | 80μm ~ 120μm | 取决于焊线能力 |
| 焊盘开口 | 50×50μm ~ 75×75μm | 钝化层开口 |
| 焊盘厚度 | 2~5μm (顶层金属) | 承受焊线压力 |
| IO单元高度 | 300~500μm | 含ESD保护+驱动电路 |
焊线封装：焊盘在芯片四周，面积有限，I/O数量受限。焊线引入约1-5nH的寄生电感。
倒装焊封装：焊盘（凸点/bump）分布在芯片整个表面，I/O密度高。凸点寄生电感约0.1-0.5nH，信号完整性更好。
CSP/WLCSP：芯片级封装，凸点间距可小至0.4mm，适合移动设备。
一个典型的双向IO Pad包含以下核心模块：
┌─────────────────────────────────┐
│ IO Pad 功能框图 │
│ │
外部 ←───────│── [焊盘金属] ──┬── [ESD保护] │
│ │ │
│ ├── [输入路径] │
│ │ ├─ ESD二次保护 │
│ │ ├─ 电平转换 │
│ │ ├─ 施密特触发 │
│ │ └─ 核心逻辑接口 │
│ │ │
│ ├── [输出路径] │
│ │ ├─ 核心逻辑接口 │
│ │ ├─ 预驱动级 │
│ │ ├─ 电平转换 │
│ │ └─ 输出驱动级 │
│ │ │
│ └── [控制逻辑] │
│ ├─ 方向控制(OE) │
│ ├─ 上拉/下拉 │
│ ├─ 压摆率控制 │
│ └─ 使能控制 │
│ │
│ [电源] VDDIO / VDD / VSS │
└─────────────────────────────────┘焊盘金属是IO Pad与封装的物理接触点。在标准CMOS工艺中，焊盘通常使用最顶层2-3层金属叠接，以提供足够的厚度和机械强度。
ESD保护是IO Pad中不可或缺的模块。它由一次保护（Primary ESD）和二次保护（Secondary ESD）组成：
| 保护级别 | 位置 | 器件 | 功能 |
|---|---|---|---|
| 一次保护 | 焊盘旁 | GGNMOS/SCR/大NMOS | 泄放主要ESD电流 |
| 隔离电阻 | 一次与二次之间 | 多晶硅电阻 | 限制到内部电路的电流 |
| 二次保护 | 靠近内部电路 | 小NMOS/二极管 | 保护栅氧等脆弱节点 |
输入路径将外部信号安全地传递到内部逻辑。关键组件包括：
输出路径将内部逻辑信号驱动到外部负载。关键组件包括：
IO Pad的版图需要精心规划，确保信号完整性、ESD有效性和面积效率。
┌──────────────────────────────────────────────┐
│ VDDIO 电源轨 │
├──────┬───────────────────────────────┬────────┤
│ │ [焊盘区域] │ │
│ ESD │ ┌───────────────────┐ │ ESD │
│ PMOS │ │ PAD METAL │ │ NMOS │
│保护 │ │ (60×60μm) │ │ 保护 │
│ │ └───────────────────┘ │ │
│ │ │ │
├──────┴───────────────────────────────┴────────┤
│ [预驱动] [电平转换] [控制逻辑] [施密特触发] │
├──────────────────────────────────────────────┤
│ VSS 地轨 │
└──────────────────────────────────────────────┘我们仿真一个完整的IO Pad信号路径，包含焊盘电容、ESD保护寄生效应和驱动器/接收器。
* 02-io-pad-signal-path.sp
* IO Pad完整信号路径仿真
* 电源
Vddio vddio 0 3.3
Vdd vdd 0 1.2
Vss 0 0 0
* 输出驱动器（推挽结构）
* 预驱动 - 反相器链
Mp1 pdout data_b vddio vddio pch W=4u L=0.18u
Mn1 pdout data_b 0 0 nch W=2u L=0.18u
* 输出驱动 - 大尺寸推挽
Mp2 pad pdout_b vddio vddio pch W=200u L=0.18u
Mn2 pad pdout_b 0 0 nch W=100u L=0.18u
* 预驱动反相
Mp3 pdout_b pdout vddio vddio pch W=8u L=0.18u
Mn3 pdout_b pdout 0 0 nch W=4u L=0.18u
* 焊盘寄生
Cpad pad 0 3p
Lpad pad pad_esd 0.5n
* ESD保护寄生（二极管到VDDIO和VSS）
Desd_up pad_esd vddio darea=50u
Desd_dn 0 pad_esd darea=50u
* 输入接收器（施密特触发器简化）
Rin pad_esd rcv_in 200
Cin rcv_in 0 0.5p
* 输入信号
Vdata data 0 pwl 0 0 10n 0 10.1n 1.2 30n 1.2 30.1n 0
* 反相器（data → data_b）
Mpb data_b data vdd vdd pch W=1u L=0.18u
Mnb data_b data 0 0 nch W=0.5u L=0.18u
.tran 0.01n 50n
.measure tran tpd_rise TRIG V(data) VAL=0.6 RISE=1 TARG V(pad) VAL=1.65 RISE=1
.measure tran tpd_fall TRIG V(data) VAL=0.6 FALL=1 TARG V(pad) VAL=1.65 FALL=1
.measure tran voh MIN V(pad) FROM=25n TO=30n
.measure tran vol MAX V(pad) FROM=40n TO=50n
.print tran V(data) V(pad) V(pad_esd) V(rcv_in)
.end* 02-pad-parasitics.sp
* 焊盘寄生参数对信号质量的影响
Vddio vddio 0 3.3
* 驱动信号
Vdrv drv 0 pwl 0 0 5n 0 5.01n 3.3 25n 3.3 25.01n 0
* 驱动器等效输出阻抗
Rdrv drv pad_int 10
* 焊盘寄生电感（焊线）
Lwire pad_int pad 2n
* 焊盘寄生电容
Cpad pad 0 5p
* ESD二极管寄生电容
Cesd pad 0 1p
* 外部负载
Cload pad 0 10p
* 传输线等效（PCB走线）
Tline pad far_end Z0=50 TD=1n
* 远端接收器
Rterm far_end 0 50
.tran 0.01n 50n
.measure tran overshoot MAX V(pad)
.measure tran undershoot MIN V(pad)
.measure tran ring_pp PP V(pad) FROM=10n TO=20n
.print tran V(drv) V(pad) V(pad_int) V(far_end)
.end焊盘寄生效应仿真关键发现：
电源焊 pad 和地焊 pad 虽然不传输信号，但对整个芯片的ESD保护和信号完整性至关重要。
| 要求 | 信号焊盘 | 电源焊盘 |
|---|---|---|
| 金属宽度 | 满足电迁移即可 | 需满足峰值电流+EM |
| 通孔数量 | 少量即可 | 大量并联降低电阻 |
| ESD保护 | 焊盘到VDD/VSS | VDD到VSS电源钳位 |
| 去耦电容 | 通常不需要 | 必须放置足够去耦电容 |
| 数量比 | 按功能需要 | 每3-5个信号IO需1个电源 |
电源焊 pad 附近的去耦电容对IO信号完整性至关重要：
在实际芯片设计中，IO单元通常组织为IO库（IO Library），包含多种类型的IO Pad：
一根焊线的电感约为2nH，焊盘电容为5pF，ESD保护器件贡献1pF。计算LC谐振频率。如果信号上升时间为1ns，这个谐振会影响信号质量吗？
总电容 = 5pF + 1pF = 6pF
谐振频率 f = 1/(2π√(LC)) = 1/(2π√(2nH × 6pF)) = 1/(2π × 3.46×10⁻¹²) ≈ 1.46GHz
信号上升时间1ns对应的带宽 ≈ 0.35/1ns = 350MHz，远低于谐振频率，影响较小。
但如果上升时间降到200ps，带宽≈1.75GHz，超过谐振频率，会产生明显的振铃。
一个芯片有48个输出IO，每个输出IO的峰值驱动电流为24mA。VDDIO为3.3V。假设同时切换的IO比例为30%，计算VDDIO电源焊盘需要承受的峰值电流。如果每个电源焊 pad 的额定电流为200mA，需要多少个VDDIO电源焊 pad？
同时切换的IO数 = 48 × 30% = 14.4 ≈ 15个
峰值电流 = 15 × 24mA = 360mA
需要电源焊盘数 = ⌈360/200⌉ = 2个
实际设计中还需考虑电迁移（RMS电流）和同时切换噪声（SSO），通常需要更多。
修改焊盘寄生效应仿真网表，将焊线电感从2nH改为5nH（更长的焊线），观察振铃的变化。然后尝试在焊盘上串联一个10Ω的阻尼电阻，观察振铃是否被抑制。
完成本课学习，你已经掌握了IO Pad的完整物理结构！
✅ 已掌握 Pad层叠结构 ✅ 已掌握 信号路径规划 ✅ 已掌握 寄生效应仿真 ✅ 已掌握 版图布局