ESD（Electrostatic Discharge，静电放电）是指不同电位的物体之间突然发生的电荷转移现象。在集成电路领域，ESD是芯片可靠性面临的最大威胁之一。据统计，超过35%的IC失效与ESD直接相关。
根据ESD协会和可靠性工程统计：
ESD事件是一个极快速（纳秒级）的高电流放电过程。其物理本质是：两个不同电位的导体接触时，电荷通过极小的接触面积瞬间转移，产生极高的瞬态功率密度。
| 损伤类型 | 物理机制 | 典型症状 |
|---|---|---|
| 栅氧击穿 | 高电场使SiO₂介质击穿 | 泄漏电流增大、功能失效 |
| 热失控 | 大电流产生焦耳热 → 局部熔融 | 金属互连线熔断 |
| 结击穿 | 反偏PN结雪崩击穿 | 结泄漏增加 |
| 接触尖刺 | 硅化物局部熔融形成尖刺 | 短路失效 |
| CMOS闩锁 | 寄生SCR导通 → 大电流 | 电源短路、烧毁 |
IO（Input/Output）电路是芯片内部逻辑与外部世界之间的桥梁。没有IO电路，芯片内部的信号无法输出，外部的信号也无法输入。IO设计是模拟与数字的交汇点，需要同时考虑信号完整性、ESD保护、电平兼容、功耗等多个维度。
| 分类维度 | 类型 | 说明 |
|---|---|---|
| 按方向 | 输入IO（Input） | 接收外部信号，ESD保护+电平转换+施密特触发 |
| 输出IO（Output） | 驱动信号到外部，预驱动+输出驱动+压摆率控制 | |
| 双向IO（Bidirectional） | 方向可配置，结合输入输出功能 | |
| 按电平 | LVTTL | 3.3V低电压TTL |
| LVCMOS | 1.8V/2.5V/3.3V低电压CMOS | |
| HSTL/SSTL | 高速接口电平标准 | |
| 按速度 | 标准IO | ≤100MHz |
| 高速IO | >100MHz，SERDES/DDR等 |
ESD保护不是IO设计的附属品，而是与IO功能深度融合的核心组成部分。ESD保护器件的加入会影响IO电路的电容、面积和性能；反过来，IO电路的工作状态也会影响ESD保护的有效性。
ESD保护器件本质上是在IO焊盘上并联了一个"开关"——正常工作时关闭（不影响信号），ESD事件时打开（泄放电流）。这对开关的要求极为苛刻：
ESD保护器件必须在"设计窗口"内工作——其触发电压必须高于正常工作电压加上噪声裕量，而其钳位电压必须低于栅氧击穿电压减去安全裕量。
┌──────────────────────────────────────────────┐
│ ESD设计窗口 (Design Window) │
│ │
│ VDD ─────┐ │
│ │ ◄── 正常工作范围 │
│ VDD+margin ─┐ │
│ │ ◄── ESD触发阈值 │
│ │ │
│ ████████ │ ██████████████████ ◄── ESD钳位 │
│ │ │
│ BVox ──────┘ ◄── 栅氧击穿电压 │
│ BVox-margin ◄── 安全上限 │
│ │
│ 设计窗口 = BVox-margin - (VDD+margin) │
│ 先进节点下窗口越来越窄！ │
└──────────────────────────────────────────────┘随着工艺节点不断缩小，ESD保护和IO设计面临越来越严峻的挑战。栅氧厚度减小使击穿电压降低，而工作电压的下降幅度跟不上，导致ESD设计窗口持续收窄。
| 工艺节点 | 栅氧厚度 | 核心电压 | IO电压 | ESD窗口 |
|---|---|---|---|---|
| 180nm | ~3.0nm | 1.8V | 3.3V | 宽裕 |
| 90nm | ~2.0nm | 1.2V | 2.5V/1.8V | 适中 |
| 28nm | ~1.2nm | 1.0V | 1.8V | 较窄 |
| 7nm FinFET | ~0.8nm | 0.7V | 1.8V | 极窄 |
| 3nm GAA | ~0.5nm | 0.65V | 1.2V | 极窄+FinFET结构约束 |
FinFET结构引入了新的ESD挑战：
让我们用ngspice仿真来直观理解ESD脉冲的特性。我们将仿真一个简化的HBM（人体模型）ESD脉冲通过IO焊盘的电压和电流波形。
HBM模型用一个100pF电容通过1.5kΩ电阻放电来模拟人体静电放电。其等效电路是一个RC放电回路，产生一个上升时间约2-10ns、衰减时间约150ns的电流脉冲。
* 01-esd-hbm-pulse.sp
* HBM ESD脉冲特性仿真
* 人体模型：100pF电容通过1.5kΩ电阻放电
* ESD电压源（预充电到2000V）
Vesd 1 0 2000
* HBM等效电容
Chbm 1 2 100p
* HBM等效电阻
Rhbm 2 pad 1500
* IO焊盘等效电容（含ESD保护器件寄生电容）
Cpad pad 0 2p
* IO焊盘等效电阻（ESD保护器件导通电阻）
Resd pad 0 20
* 瞬态分析：0到500ns，步长0.1ns
.tran 0.1n 500n uic
* 测量峰值电流
.measure tran ipeak MAX I(Rhbm)
* 测量峰值电压
.measure tran vpeak MAX V(pad)
* 测量电流下降到峰值37%的时间
.measure tran tdec WHEN I(Rhbm)=Ipeak*0.37 FALL=1
.print tran V(pad) I(Rhbm) I(Resd)
.endngspice运行结果：
这个仿真展示了：如果没有ESD保护（Resd→∞），焊盘电压将达到2000V，直接摧毁栅氧。ESD保护器件将电压钳位到安全水平。
* 01-esd-current-path.sp
* ESD电流泄放路径仿真
* 电源
Vdd vdd 0 3.3
Vss 0 vss 3.3
* ESD脉冲（焊盘到VSS正应力）
Iesd pad 0 pwl 0 0 1n 1.33 10n 1.0 100n 0.37 300n 0.05 500n 0
* ESD保护：GGNMOS（简化模型）
* 栅极接地NMOS作为ESD钳位
Mesd pad 0 vss vss nch W=500u L=0.35u
* 内部电路等效负载
Rint pad int 1k
Cint int 0 0.5p
.tran 0.1n 500n
.measure tran vclamp MAX V(pad)
.measure tran iesd MAX I(Iesd)
.print tran V(pad) V(int) I(Iesd)
.end| 标准 | 模型 | 等效电路 | 典型要求 |
|---|---|---|---|
| JEDEC JS-001 | HBM（人体模型） | 100pF + 1.5kΩ | 2000V/4000V |
| JEDEC JS-002 | CDM（充电器件模型） | 器件本身电容 + 1Ω | 500V/1000V |
| ESD SP5.1 | MM（机器模型） | 200pF + 0.5μH | 200V |
| IEC 61000-4-2 | 系统级ESD | 150pF + 330Ω | ±8kV接触/±15kV空气 |
CDM（Charging Device Model）是当前先进工艺中最具挑战性的ESD模型：
每个阶段都需要考虑ESD与IO功能的协同：
在28nm工艺中，1.8V IO的栅氧击穿电压约为6V，安全裕量取1V。工作电压范围为1.62V-1.98V。计算ESD设计窗口的宽度。
设计窗口上限 = BVox - margin = 6V - 1V = 5V
设计窗口下限 = VDD_max + margin = 1.98V + 0.5V = 2.48V
设计窗口宽度 = 5V - 2.48V = 2.52V
这意味着ESD保护器件必须将电压钳位在2.48V到5V之间。
一个IO焊盘需要承受HBM 4000V。假设HBM电阻为1.5kΩ，计算峰值ESD电流。如果ESD保护器件的导通电阻为5Ω，焊盘上的钳位电压是多少？
I_peak = V_HBM / R_HBM = 4000 / 1500 = 2.67A
V_clamp = I_peak × R_esd = 2.67 × 5 = 13.3V
注意：实际设计中还需考虑ESD保护器件本身的开启电压。
修改上面的HBM仿真网表，将ESD电压改为4000V，观察峰值电流和钳位电压的变化。然后尝试将ESD保护电阻从20Ω改为5Ω，观察钳位电压的改善。
完成本课学习，你已经建立了ESD与IO设计的全局视野！
✅ 已掌握 ESD损伤机制 ✅ 已掌握 IO核心功能 ✅ 已掌握 ESD设计窗口 ✅ 已掌握 HBM脉冲仿真