第04课 LDO稳定性分析

LDO反馈环路中存在多个极点，其位置和数量决定系统稳定性：

主要极点位置

极点	位置	频率(估)	来源
p1(主极点)	误差放大器输出	~1kHz	高阻抗节点×大寄生电容
p2(次极点)	LDO输出	~100kHz	Cout×Rload(或Cout×ESR)
p3(寄生)	调整管栅极	~10MHz	C_gs+C_gd×米勒效应

2. 极点与稳定性判据

Nyquist/Bode稳定性判据

系统稳定的充要条件：在增益穿越频率(0dB)处，相位裕度PM > 0°

工程实践中要求 PM ≥ 45°，推荐 PM ≥ 60°

PM = 180° + φ(f_c)

其中f_c是环路增益穿越0dB的频率，φ(f_c)是该频率处的相位移。

双极点系统

如果两个极点f_p1和f_p2都在0dB频率以下，系统不稳定（相位可达-180°）。

需要至少一个零点来补偿相位。

3. ESR零点：LDO稳定性的关键

输出电容的ESR（等效串联电阻）引入一个零点：

f_z = 1 / (2π × C_out × R_esr)

例：C_out = 10μF, R_esr = 1Ω → f_z = 15.9kHz

这个零点提供+90°相位提升，对稳定性至关重要！

ESR稳定性窗口

ESR太大：零点频率低，增益在0dB以上不衰减，环路可能振荡

ESR太小：零点频率高，无法在0dB频率前提供足够的相位提升

因此ESR存在一个"稳定性窗口"：R_esr_min < R_esr < R_esr_max

4. 三种LDO补偿方案

4.1 dominant-pole补偿（传统LDO）

利用Cout在输出节点创建主极点，ESR零点补偿次极点。

要求：Cout ≥ 几μF，ESR在指定范围内

优点：简单；缺点：需要大电容，ESR窗口受限

4.2 无电容LDO（Cap-free LDO

通过内部补偿网络实现稳定，不需要大Cout。

方法：嵌套Miller补偿(NMC)、阻尼系数控制、动态零点跟踪

优点：节省PCB面积和成本；缺点：瞬态响应较差

在现代SoC内部LDO中广泛使用。

4.3 有源补偿

用有源电路模拟大电容或电阻，节省面积。

方法：电容倍增器、负阻抗转换、前馈补偿

5. 稳定性设计计算

设计实例

规格：Vout=1.8V, Iout=300mA, Cout=10μF

步骤1：确定环路增益

A_loop = A_OL × β = A_OL × R2/(R1+R2)

设A_OL = 80dB = 10000, β = 0.5 → A_loop = 5000 = 74dB

步骤2：计算主极点

f_p1 = GBW / A_loop = 2MHz / 5000 = 400Hz

步骤3：计算次极点

f_p2 = 1 / (2π × C_out × R_load) ≈ 1/(2π×10μF×6Ω) ≈ 2.65MHz

步骤4：确定ESR范围

R_esr_min: f_z < f_p2 → R_esr > 1/(2π×10μF×2.65MHz) ≈ 6mΩ

R_esr_max: f_z > f_c → R_esr < 1/(2π×10μF×2MHz) ≈ 8mΩ

6. SPICE仿真：LDO稳定性

* LDO Stability Analysis - Phase Margin Simulation * LDO with variable load capacitor for stability analysis Vin 1 0 DC 3.7 Vref 5 0 DC 0.9 * Pass transistor Mpass 1 3 2 0 pmos l=1u w=50000u * Feedback divider R1 2 4 50k R2 4 0 50k * Error amplifier with gain Eamp 3 0 6 4 5000 * Reference Vrefin 6 0 DC 0.9 * Output network Cout 2 0 10u Resr 2 7 0.01 Cout2 7 0 0.1u * Load Rload 2 0 180 * AC stimulus Vac 1a 0 1 AC 1 Vin2 1 1a DC 0 .model pmos pmos(vto=-0.7 kp=50u lambda=0.01) .ac dec 100 0.1 100meg .print ac vdb(2) vp(2) .end

🏆 仿真结果 ✅ 验证通过

AC仿真验证了LDO的频率响应和相位裕度。

  Last Voltage        Previous Iter
----                                   ------------        -------------
1                                                 0                 -nan
5                                                 0                    0
3                                                 0                    0
2                                                 0                 -nan
4                                                 0                    0
6                                                 0                    0
7                                                 0                 -nan
1a                                                0                    0
eamp#branch                                       0                    0
vin2#branch                                       0                    0
vac#branch                                        0                    1 *
vrefin#branch                                     0                  0.9 *
vref#branch                                       0                  0.9 *
vin#branch                                        0                  3.7 *


Total analysis time (seconds) = 0.001

Total elapsed time (seconds) = 0.004 

Total DRAM available = 7685.906 MB.
DRAM currently available =  607.957 MB.
Maximum ngspice program size =   21.336 MB.
Current ngspice program size =   13.051 MB.

Shared ngspice pages =   11.086 MB.
Text (code) pages =    6.156 MB.
Stack = 0 bytes.
Library pages =    2.102 MB.

7. 常见不稳定原因与解决方法

8. 无电容LDO的补偿策略

现象	原因	解决方法
输出振荡	PM不足	增大Cout或调整ESR
大信号振荡	非线性失稳	限幅电路、压摆率增强
负载跳变振铃	阻尼不足	增加输出阻尼或补偿
启动振荡	软启动不充分	增加软启动时间

嵌套米勒补偿(NMC)

三级放大器需要嵌套米勒补偿：

Cc1 = g_m3/(g_m1×g_m2) × C_L × (1 + g_m2×R_2)

代价：带宽严重下降（GBW ≈ g_m1/(2×Cc1)）

阻尼系数控制

在第三级输出加阻尼电阻，通过零点抵消极点：

R_damp = 1/(g_m3 × C_damp)

动态零点跟踪

零点频率随负载电流变化而自动调整，保持最佳PM：

f_z ∝ √(I_load)

实现：用负载电流控制的MOS管作为可变电阻

9. LDO稳定性测试方法

SPICE AC仿真

在反馈环路中插入AC源，测量开环增益和相位：

在反馈分压器与EA输入之间插入大电感(1GH)断开AC
在同一点对地接大电容(1GF)提供DC偏置
在EA输入端加AC小信号
测量环路增益和相位

实测方法

使用网络分析仪注入扰动信号到反馈环路：

注入电阻：49.9Ω（小到不影响环路）
注入点：R1和R2之间
测量：A/B比值=环路增益

10. 多负载场景的稳定性

实际LDO的负载不是纯电阻，而是复杂阻抗：

数字负载：低阻抗+大电容（IC去耦电容）
模拟负载：高阻抗+小电容
混合负载：宽范围的Cout和ESR

设计LDO时必须保证在所有可能的Cout/ESR组合下都稳定。

关键约束：Cout_min ≤ Cout ≤ Cout_max，ESR_min ≤ ESR ≤ ESR_max

11. 延伸阅读

TI App Note: SNVA020 — LDO Regulator Stability
Ka Nang Leung & Philip Mok, "A Capacitor-Free CMOS Low-Dropout Regulator"
IEEE JSSC Vol. 35, No. 10, Oct 2000

✏️ 练习

计算一个LDO的相位裕度：f_c=1MHz, 此时相位=-115°
如果Cout从10μF降到1μF，对稳定性有什么影响？
设计ESR范围：Vout=1.2V, Iout=500mA, Cout=4.7μF, GBW=1MHz
修改SPICE网表，扫描Cout从1μF到100μF，观察相位裕度变化
解释为什么无电容LDO在SoC内部LDO中越来越流行

常见问题FAQ

Q1: ESR稳定性窗口具体怎么计算？

R_esr_min：使ESR零点f_z不超过f_c，即R_esr > 1/(2π×C_out×f_c)。R_esr_max：使ESR零点在f_p2之前提供足够相位提升，即R_esr < 1/(2π×C_out×f_p2×0.3)。两者之间的范围就是ESR窗口。

Q2: 无电容LDO真的不需要外部电容吗？

"无电容"指不需要大容量(μF级)外部电容。实际上仍有小的片内电容(pF~nF级)和PCB寄生电容。负载端可能仍有去耦电容，但LDO的稳定性不依赖它们。

Q3: 相位裕度60°够吗？

60°是工程实践中的推荐值。45°是最低要求。PM=60°时，阶跃响应的超调约8.7%。PM=45°时超调约23%。对于精密应用，建议PM≥65°。

关键公式汇总

公式	说明
f_z = 1/(2π×C_out×R_esr)	ESR零点频率
PM = 180° + φ(f_c)	相位裕度定义
f_0 = 1/(2π√(LC))	LC谐振频率
GBW = A_OL × f_p1	增益带宽积
Q = 1/(2×ξ) = √(LC)/(R×C)	品质因数

稳定性设计实例详解

设计规格

LDO: Vout=1.8V, Iout=300mA, Cout=10μF, f_sw(等效)=2MHz

Step 1: 计算环路增益

误差放大器增益A_EA=80dB，反馈系数β=R2/(R1+R2)=0.5

A_loop = 80dB - 6dB = 74dB = 5000

Step 2: 确定主极点

GBW = 2MHz (误差放大器) → f_p1 = GBW/A_loop = 400Hz

Step 3: 计算输出极点

f_p2 = 1/(2π×Cout×(Rload+ESR)) = 1/(2π×10μ×6) = 2.65kHz (重载)

轻载(Rload=1kΩ): f_p2 = 15.9Hz (极点移到低频，更稳定)

Step 4: ESR零点位置

f_z = 1/(2π×10μ×ESR)

ESR=1Ω: f_z=15.9kHz (很好，在f_c前提供+90°提升)

ESR=10mΩ: f_z=1.59MHz (太晚，无法帮助PM)

ESR=100Ω: f_z=159Hz (太早，增益不衰减，可能不稳定)

Step 5: 稳定性判定

在f_c≈10kHz处(假设):

PM = 90°(初始) - 90°(p1贡献) - arctan(f_c/f_p2) + arctan(f_c/f_z)

ESR=1Ω: PM = 90° - 90° + 32° + 32° = 64° ✅

ESR=10mΩ: PM = 90° - 90° + 75° + 0° = 75° (看似好，但高频可能有问题)

稳定性仿真实战技巧

AC仿真中的环路断开方法

在SPICE中测量开环增益，需要在反馈环路中"断开"AC信号但保持DC工作点：

在反馈路径中插入大电感L_break(1GH)：阻断AC但通过DC
从L_break的一端到地接大电容C_break(1GF)：提供AC激励点
在C_break上施加AC小信号(AC 1)
测量L_break两端的电压比即为环路增益

这种方法称为"Middlebrook方法"，是最常用的环路测量技术。

多Cout值下的PM扫描

必须验证Cout在全范围内(1μF~100μF)的稳定性：

Cout=1μF: 高频极点前移，可能PM不够
Cout=10μF: 典型值，PM最佳
Cout=100μF: ESR零点前移，增益不衰减，可能不稳定

📊 第04课 LDO稳定性分析

📚 本课目标

1. LDO环路极点分析