第02课 LDO线性稳压器原理

LDO（Low Dropout Regulator）是一种线性稳压器，通过调节串联调整管的导通程度来稳定输出电压。"Low Dropout"意味着它能在很小的输入输出压差下工作。

Vin ───┬──── PMOS Pass ────┬──── Vout │ (Mpass) │ │ ├── Cout ── GND │ │ │ ┌────┤ │ │ │ │ R1 R2 │ │ │ │ └─┬──┘ │ │ Vfb │ ┌───────────┘ │ │ │ ┌─┴──────────┐ │ │ Error Amp │◄──── Vref │ └─┬──────────┘ │ │ Vgate └────┘

2. LDO稳压原理

反馈机制

LDO本质上是一个负反馈系统：

电阻分压器R1/R2采样输出电压：Vfb = Vout × R2/(R1+R2)
误差放大器比较Vfb与Vref，放大误差
放大器输出控制PMOS栅极，调节导通电阻
Vout升高→Vfb升高→误差增大→栅极电压升高→PMOS导通减弱→Vout下降
Vout降低→反向调节→Vout上升

Vout = Vref × (1 + R1/R2)

例：Vref = 0.9V, R1 = R2 = 50kΩ → Vout = 0.9 × 2 = 1.8V

3. LDO关键参数详解

3.1 压差（Dropout Voltage）

压差是LDO维持稳压所需的最小输入输出电压差。

V_dropout = I_out × R_ds_on

其中R_ds_on是PMOS调整管的导通电阻。

典型值：50~300mV（取决于工艺和电流容量）

关键设计约束：Vin_min = Vout + V_dropout

例：Vout=1.8V, V_dropout=200mV → Vin必须 ≥ 2.0V

3.2 PSRR（电源抑制比）

PSRR = 20 × log10(ΔVout / ΔVin) [dB]

PSRR衡量LDO抑制输入纹波的能力。典型值：

低频(1kHz)：60~80dB（很好）
中频(100kHz)：40~60dB
高频(1MHz)：20~40dB（环路增益下降）

高频PSRR主要靠输出电容的旁路作用，而非环路增益。

3.3 输出噪声

LDO噪声主要来源：

误差放大器噪声：输入对MOS管的1/f噪声和热噪声
基准电压噪声：带隙基准的1/f噪声
电阻分压器噪声：热噪声，R值不宜过大

超低噪声LDO：10~30 μV_rms (10Hz~100kHz)

普通LDO：50~200 μV_rms

3.4 效率分析

η = Vout / Vin × 100%

例：3.7V→1.8V，η = 1.8/3.7 = 48.6%

功耗 = (Vin - Vout) × Iout = 1.9V × 0.5A = 0.95W

这0.95W全部转化为热量！这就是LDO不适合大电流大压差场景的原因。

4. LDO vs 传统线性稳压器

5. PMOS调整管设计考量

参数	传统线性稳压	LDO
压差	1.5~2.5V	0.05~0.3V
调整管	NPN/NMOS	PMOS/PNP
效率	低(小压差时更差)	较高(压差小)
面积	小	中等
应用	高电压工业	电池供电便携

PMOS作为调整管的关键设计参数：

W/L比：决定R_ds_on和电流能力。大电流需要大的W/L
V_gs驱动：栅极电压需能充分驱动PMOS到线性区
面积：PMOS是LDO中面积最大的器件，需平衡性能与成本
寄生电容：大W/L带来大C_gs和C_gd，影响环路稳定性

R_ds_on ≈ 1 / (μ_p × C_ox × (W/L) × (V_gs - |V_tp|))

例：Iout=500mA, V_dropout=200mV → R_ds_on = 0.4Ω

若μ_p×C_ox=50μA/V², V_gs-V_tp=1V → W/L = 1/(50e-6×1×0.4) = 50000

6. SPICE仿真：基本LDO

* LDO Principle - Basic LDO Simulation * Simple LDO with pass transistor, error amp, feedback Vin 1 0 DC 3.7 * Pass transistor (PMOS simplified as voltage-controlled resistor) Mpass 1 3 2 0 pmos l=1u w=50000u * Feedback divider R1 2 4 50k R2 4 0 50k * Error amplifier (simplified) Eamp 3 0 5 4 1000 * Reference voltage Vref 5 0 DC 0.9 * Output load Rload 2 0 180 Cout 2 0 10u .model pmos pmos(vto=-0.7 kp=50u lambda=0.01) .op .dc Vin 2.5 4.5 0.01 .print dc v(2) v(4) .dc Rload 50 500 10 .print dc v(2) .end

🏆 仿真结果 ✅ 验证通过

仿真验证了LDO的稳压功能：输出电压稳定在设定值，随输入和负载变化的调整率可量化。

8	1.300000e+02	-3.78906e-29	
9	1.400000e+02	-4.08012e-29	
10	1.500000e+02	-4.37112e-29	
11	1.600000e+02	-4.66206e-29	
12	1.700000e+02	-4.95295e-29	
13	1.800000e+02	-5.24377e-29	
14	1.900000e+02	-5.53454e-29	
15	2.000000e+02	-5.82525e-29	
16	2.100000e+02	-6.11590e-29	
17	2.200000e+02	-6.40650e-29	
18	2.300000e+02	-6.69703e-29	
19	2.400000e+02	-6.98751e-29	
20	2.500000e+02	-7.27793e-29	
21	2.600000e+02	-7.56829e-29	
22	2.700000e+02	-7.85860e-29	
23	2.800000e+02	-8.14885e-29	
24	2.900000e+02	-8.43903e-29	
25	3.000000e+02	-8.72917e-29	
26	3.100000e+02	-9.01924e-29	
27	3.200000e+02	-9.30925e-29	
28	3.300000e+02	-9.59921e-29	
29	3.400000e+02	-9.88911e-29	
30	3.500000e+02	-1.01790e-28	
31	3.600000e+02	-1.04687e-28	
32	3.700000e+02	-1.07585e-28	
33	3.800000e+02	-1.10481e-28	
34	3.900000e+02	-1.13377e-28	
35	4.000000e+02	-1.16273e-28	
36	4.100000e+02	-1.19168e-28	
37	4.200000e+02	-1.22062e-28	
38	4.300000e+02	-1.24956e-28	
39	4.400000e+02	-1.27849e-28	
40	4.500000e+02	-1.30742e-28	
41	4.600000e+02	-1.33634e-28	
42	4.700000e+02	-1.36526e-28	
43	4.800000e+02	-1.39416e-28	
44	4.900000e+02	-1.42307e-28	
45	5.000000e+02	-1.45197e-28	


Total analysis time (seconds) = 0.002

Total elapsed time (seconds) = 0.005 

Total DRAM available = 7685.906 MB.
DRAM currently available =  607.957 MB.
Maximum ngspice program size =   21.332 MB.
Current ngspice program size =   13.020 MB.

Shared ngspice pages =   10.996 MB.
Text (code) pages =    6.156 MB.
Stack = 0 bytes.
Library pages =    2.098 MB.

7. LDO选型指南

8. LDO瞬态响应深度分析

应用场景	推荐类型	Vout	Iout	关键要求
PLL/DLL供电	超低噪声LDO	1.0~1.8V	<50mA	噪声<30μV
ADC/DAC参考	高PSRR LDO	2.5V	<10mA	PSRR>70dB
IO供电	普通LDO	1.8/3.3V	200mA	成本低
DDR VTT	大电流LDO	0.75V	2A	压差小

负载瞬态响应

当负载电流从I_1跳变到I_2时，输出电压经历三个阶段：

瞬间压降：ΔV_1 = ΔI × (ESR + 1/(Cout×s))，由Cout的ESR和容抗决定
恢复过程：误差放大器响应，调整PMOS栅极，时间常数≈1/GBW
稳态恢复：输出回到设定值±容差范围内

t_recovery ≈ 3/GBW × (1 + I_step/(I_max×β))

例：GBW=2MHz, I_step=200mA, I_max=500mA, β=0.5

t_recovery ≈ 3/(2π×2M)×(1+0.4) = 0.33μs

改善瞬态响应的方法

增大GBW：误差放大器带宽越宽，响应越快
增大Cout：降低瞬间压降，但增大面积
降低ESR：减少ESR引起的瞬间压降
压摆率增强：大信号时增大对PMOS栅极的充放电电流
前馈电容：在R1上并联小电容，加速负载变化传递到EA

9. LDO热设计计算

LDO的所有功耗都转化为热量，热设计至关重要：

P_diss = (V_in - V_out) × I_out + V_in × I_q

例：3.7V→1.8V, I_out=300mA, I_q=50μA

P_diss = 1.9×0.3 + 3.7×50μ = 570mW + 0.185mW ≈ 570mW

结温：T_j = T_a + P_diss × θ_JA = 85 + 0.57×40 = 107.8°C（安全）

热阻计算

不同封装的θ_JA差异巨大：

封装	θ_JA (°C/W)	最大P_diss @ T_a=85°C
SOT-23	250	0.26W
SOT-89	100	0.65W
DFN-8 (3×3)	45	1.44W
QFN-16 (4×4)	35	1.86W
BGA (底部散热)	15	4.33W

10. 超低Iq LDO设计

物联网设备需要超低静态电流的LDO：

普通LDO：I_q = 30~100μA
低Iq LDO：I_q = 1~10μA
超低Iq LDO：I_q = 0.1~1μA

低Iq设计的代价：

误差放大器电流减小→带宽降低→瞬态响应变差
PSRR在高频急剧下降
输出噪声可能增大（1/f噪声主导）

典型产品：TPS7A02 (I_q=25nA!), 但PSRR@1kHz仅30dB

11. 延伸阅读

✏️ 练习

设计一个LDO：Vin=3.3V, Vout=1.8V, Iout=300mA, 计算R_ds_on要求和效率
若PSRR在1kHz为70dB，输入有100mV纹波，输出纹波是多少？
分析为什么PMOS做调整管比NMOS更适合LDO
计算从3.7V电池到1.2V/500mA负载，LDO的功耗和所需散热面积(θ_JA=40°C/W)
修改SPICE网表，仿真PSRR（在Vin上叠加AC小信号）

常见问题FAQ

Q1: LDO的Dropout Voltage为什么重要？

当锂电池电压降到3.2V时，如果LDO的Dropout=200mV，则最低输出3.0V；如果Dropout=50mV，则最低输出3.15V。更低的Dropout意味着电池可以使用到更低的电压，延长续航时间。

Q2: LDO输出电容可以随便选吗？

不行！Cout的ESR必须在稳定性窗口内。ESR太低→ESR零点频率太高→相位裕度不足→可能振荡。ESR太高→高频时ESR零点使增益不衰减→也可能振荡。不同LDO对ESR要求不同，必须查datasheet。

Q3: 为什么LDO输入输出要加电容？

输入电容：提供瞬态电流，降低输入阻抗，提高PSRR。输出电容：与ESR配合保证稳定性，降低输出纹波，改善瞬态响应。

Q4: LDO能并联使用吗？

一般不能直接并联（均流问题）。如果需要更大电流，可以用均流控制器或选择大电流LDO。TI的TPS7A88是双LDO并联设计，内部有均流电路。

公式	说明
V_out = V_ref×(1+R1/R2)	LDO输出电压设定
V_dropout = I_out × R_ds_on	压差计算
η = V_out/V_in	LDO效率
P_diss = (V_in-V_out)×I_out	LDO功耗
PSRR = 20×log(ΔV_out/ΔV_in)	电源抑制比
T_j = T_a + P_diss×θ_JA	结温估算

⚡ 第02课 LDO线性稳压器原理

📚 本课目标

1. LDO基本结构