第24课：收发机架构

超外差架构

经典架构：RF→LNA→混频(→IF1)→混频(→IF2)→ADC。优势：选择性好(多级滤波)、动态范围大。劣势：镜像频率问题、需要多级LO、面积大功耗高。

零中频

直接下变频到基带：RF→LNA→混频(→I/Q基带)→ADC。优势：无镜像、面积小、集成度高。劣势：DC偏移、I/Q失配、1/f噪声、LO泄漏。

低中频

折中方案：中频=1~5倍信道带宽。避免DC偏移和1/f噪声，同时保持较高集成度。I/Q失配仍需校准。适合宽带系统(LTE/WiFi)。

指标分配

系统指标逐级分解：灵敏度→NF预算；选择性→滤波器规格；线性度→各阶IIP3/OIP3；动态范围→AGC范围；杂散→频率规划和滤波。

📐 理论基础

1. 级联噪声系数

F_total = F1 + (F2-1)/G1 + (F3-1)/(G1*G2) + ... 例: LNA(NF=2dB,G=15dB) + Mixer(NF=10dB,G=10dB) F = 1.58 + (10-1)/31.6 = 1.58+0.285 = 1.87 NF = 10*log(1.87) = 2.71dB 结论: LNA的NF和G主导系统NF

2. 级联线性度

1/IIP3_total = 1/IIP3_1 + G1/(IIP3_2) + G1*G2/(IIP3_3) + ... 例: LNA(IIP3=5dBm) + Mixer(IIP3=10dBm) → Mixer的贡献=G_LNA/IIP3_mixer = 31.6/10mW = 3.16 → Mixer主导(因为LNA放大了信号)

3. 频率规划

架构	RF	IF1	IF2	BB
超外差	2.4G	455MHz	10.7MHz	0
零中频	2.4G	-	-	0
低中频	2.4G	-	-	2MHz

4. 接收机灵敏度

S = -174dBm/Hz + 10*log(BW) + NF + SNR_min 例: BW=20MHz, NF=5dB, SNR=10dB S = -174 + 73 + 5 + 10 = -86dBm 提高灵敏度: 降低NF、减小BW、降低SNR

🔬 SPICE仿真：收发机链路仿真

简化接收机链路的级联噪声和增益仿真

📝 网表文件

Receiver Cascade
VDD vdd 0 1.8
Vin rf 0 SINE(0 0.001 2.45G)
* LNA gain=15dB, NF=2dB
ELNA lna 0 rf 0 5.6
* Mixer gain=10dB, NF=10dB
EMIX mix 0 lna 0 3.16
* VGA gain=40dB
EVGA vga 0 mix 0 100
RL out 0 50
.tran 0.01n 100n
.print tran v(rf) v(lna) v(mix) v(out)
.end

📊 仿真结果 ✅ 验证通过

9994	9.987280e-08	0.000000e+00	
9995	9.988280e-08	0.000000e+00	
9996	9.989280e-08	0.000000e+00	
9997	9.990280e-08	0.000000e+00	
9998	9.991280e-08	0.000000e+00	
9999	9.992280e-08	0.000000e+00	
10000	9.993280e-08	0.000000e+00	
10001	9.994280e-08	0.000000e+00	
10002	9.995280e-08	0.000000e+00	
10003	9.996280e-08	0.000000e+00	
10004	9.997280e-08	0.000000e+00	
10005	9.998280e-08	0.000000e+00	
10006	9.999280e-08	0.000000e+00	
10007	1.000000e-07	0.000000e+00	
Total analysis time (seconds) = 0.028
Total elapsed time (seconds) = 0.061 
Total DRAM available = 7685.906 MB.
DRAM currently available = 1599.297 MB.
Maximum ngspice program size =   22.543 MB.
Current ngspice program size =   14.008 MB.
Shared ngspice pages =   10.902 MB.
Text (code) pages =    6.156 MB.
Stack = 0 bytes.
Library pages =    3.309 MB.
Using SPARSE 1.3 as Direct Linear Solver

🏭 设计实例：收发机架构设计流程

Step 1: 规格定义

根据系统需求确定收发机架构的关键设计指标：

参数	典型值	设计约束
工作频率	1~10 GHz	取决于应用频段
电源电压	1.0~1.8V	工艺限制
功耗预算	1~20 mW	系统功耗分配
芯片面积	0.01~0.5 mm²	成本约束
工艺节点	28nm~180nm	可获取工艺

Step 2: 架构选择

收发机架构的架构选择需要考虑以下因素：

性能要求：频率范围、相位噪声、调谐范围
功耗约束：电池供电vs市电，待机vs工作模式
面积限制：片上电感面积vs数字校准电路面积
工艺兼容性：CMOS/BiCMOS/SiGe，可用器件模型
校准需求：是否需要自动频率校准(AFC)或自动幅度控制

Step 3: 电路设计

核心电路设计步骤：

确定超外差架构的基本参数(频率、增益、带宽)
选择有源器件尺寸(跨导gm、特征频率fT)
设计无源元件(L、C值及Q值要求)
偏置电路设计(电流源、参考电压)
仿真验证：DC工作点→AC频率响应→TRAN瞬态→NOISE噪声

Step 4: 版图与后仿真

版图设计要点：

对称性：差分对管的匹配(共质心、交叉指型)
隔离：敏感节点加Guard Ring，数字/模拟地分离
寄生：最小化关键节点的连线寄生(尤其是LC谐振节点)
电感：远离噪声源，注意电磁耦合
后仿真：提取寄生参数后重新仿真验证性能

Step 5: 测试验证

芯片回片后的测试方案：

测试项	仪器	方法
频率	频谱分析仪	直接测量载波频率
相位噪声	相位噪声分析仪	测量L(Δf)曲线
调谐范围	信号源+频谱仪	扫描Vctrl测量f(Vctrl)
功耗	源表	测量各电源电流
杂散	频谱仪	检查参考杂散和分数杂散

📋 设计要点清单

✅ 理解收发机架构的基本原理和关键参数
✅ 掌握SPICE仿真验证方法
✅ 能够进行设计计算和参数选择
✅ 了解收发机架构在实际系统中的应用
✅ 理解收发机架构的性能指标和权衡关系

📝 本课小结

本课深入学习了收发机架构的核心原理。通过理论分析了解了超外差架构和零中频/低中频架构的基本概念，通过SPICE仿真验证了电路的收发机链路仿真特性，通过设计计算掌握了关键参数的选择方法。从天线到基带：系统级设计——这些知识将为后续课程的学习奠定坚实基础。

关键收获：

超外差架构：从原理到实践的完整理解
零中频/低中频架构：定量分析与参数计算
SPICE仿真：电路行为的可视化验证
设计权衡：性能、功耗、面积的综合考量

与前后课程的关联：

上一课内容为后续设计提供了理论基础
本课的超外差架构知识将在后续课程中继续深化
SPICE仿真方法是贯穿全课程的核心验证手段
设计计算为实际电路设计提供了定量依据

✏️ 练习题

计算6级接收机的级联NF和增益
设计超外差接收机的频率规划
分析零中频接收机的DC偏移问题
设计全双工收发机的双工器隔离
进行系统级相位噪声预算

📚 延伸阅读与参考

Behzad Razavi, "Design of Analog CMOS Integrated Circuits" — 收发机架构的经典教材，第15章详细讨论了相关内容
Thomas Lee, "The Design of CMOS Radio-Frequency Integrated Circuits" — RF设计圣经，涵盖从器件到系统的完整设计方法
Dean Banerjee, "PLL Performance, Simulation, and Design" — PLL设计实用手册，提供了丰富的设计公式和仿真技巧
John Rogers, "Integrated Circuit Design for High-Speed Frequency Synthesis" — 频率合成器设计的深入分析
IEEE JSSC/TCAS — 关注收发机架构相关的最新研究进展，每年有数十篇相关论文发表
ngspice Manual — 仿真命令和模型参数详解，是仿真的必备参考
BSIM3/BSIM4 Model Manual — MOSFET模型参数说明，理解器件行为的基础

❓ 常见问题(FAQ)

Q1: 收发机架构设计中最常见的错误是什么？

A: 最常见的错误包括：忽略寄生参数的影响(特别是高频下连线电感和焊盘电容)、偏置点设置不当导致线性度恶化、以及仿真条件与实际测试条件不一致。建议在设计的每个阶段都进行corner仿真(FF/SS/TT)和Monte Carlo分析。

Q2: 如何选择合适的工艺节点？

A: 工艺选择需要综合考虑频率、功耗、面积和成本。对于收发机架构，通常28nm~65nm工艺可以满足大多数应用需求。更高频(>10GHz)可能需要更先进工艺或SiGe BiCMOS。数字校准功能在先进工艺中更容易实现。

Q3: 仿真和实际测试结果差异大怎么办？

A: 差异主要来源于：(1)模型精度(特别是高频下器件模型不准确)；(2)版图寄生(连线电阻/电容/电感未在原理图仿真中体现)；(3)封装效应(键合线电感、PCB走线)；(4)测量误差(探头负载效应)。建议做后仿真提取寄生，并在测试中使用去嵌入校准。

Q4: 超外差架构和零中频/低中频架构的关系是什么？

A: 超外差架构是收发机架构的基础原理，决定了电路的基本行为和性能上限；零中频/低中频架构是具体的设计实现手段，通过优化这些参数可以逼近理论极限。两者相辅相成，缺一不可。