第22课：功率放大器(PA)

PA分类

A类：全导通，最高线性度，效率最低(理论50%)。AB类：导通角180°~360°，线性和效率的折中。B类：导通角180°，推挽结构。C类：导通角<180°，高效率低线性。D/E/F类：开关型PA，效率>80%但需要滤波。

效率指标

漏极效率η=Pout/(VDD*Idc)，PAE=(Pout-Pin)/(VDD*Idc)。PAE更准确(扣除了驱动功率)。CMOS PA的PAE通常20~40%，GaAs HBT可达50~60%。

负载牵引

通过改变负载阻抗找到最大输出功率和最大效率的阻抗点。在Smith圆图上画等功率线和等效率线，选择最佳工作点。通常最大功率和最高效率不在同一点。

线性化技术

数字预失真(DPD)：在基带预补偿PA非线性。极化调制：分离幅度和相位路径。Doherty：负载调制提高回退效率。包络跟踪(ET)：动态调节VDD跟踪包络。

📐 理论基础

1. PA效率分析

A类: η = Pout/(VDD*Idc) ≤ 50% AB类: η = (θ-sinθ)/(4*(sin(θ/2)-θ/2*cos(θ/2))) B类: η = π/4 * (Vout/VDD) ≤ 78.5% C类: η = (θ-sinθ)/(4*sin(θ/2)-2θ*cos(θ/2)) PAE = (Pout-Pin)/(VDD*Idc)

2. 负载牵引

最优负载: Zopt = VDD/(2*Pout) 例: Pout=20dBm(100mW), VDD=3.3V Zopt = 3.3²/(2*0.1) = 54.45Ω 等功率线: P = ½*V1*I1*cos(φ) 等效率线: η = P/(VDD*Idc)

3. 线性度指标

AM-AM: 增益随输入功率的变化 AM-PM: 相移随输入功率的变化 P1dB: 增益压缩1dB的输出功率 IMD3: 三阶交调失真 ACLR: 邻道泄漏比(WCDMA/LTE指标)

4. PA设计挑战

效率与线性度的根本矛盾
CMOS的低击穿电压限制输出功率
衬底耦合导致不稳定
热效应影响可靠性
宽带匹配困难

🔬 SPICE仿真：PA效率仿真

A类和AB类功率放大器的效率对比仿真

📝 网表文件

Power Amplifier
VDD vdd 0 1.8
Vin in 0 SINE(0 0.5 2.45G)
* Class AB PA
M1 d in 0 0 nmos W=2000u L=0.18u
L1 vdd d 2nH
C1 d out 100pF
RL out 0 50
.tran 0.01n 50n
.print tran v(in) v(d) v(out)
.end

📊 仿真结果 ✅ 验证通过

Note: No compatibility mode selected!
Circuit: power amplifier
warning, can't find model 'nmos' from line
    m1 d in 0 0 nmos w=2000u l=0.18u
Error on line 5 or its substitute:
  m1 d in 0 0 nmos w=2000u l=0.18u
could not find a valid modelname
    Simulation interrupted due to error!
Note: No ".plot", ".print", or ".fourier" lines; no simulations run

🏭 设计实例：功率放大器(PA)设计流程

Step 1: 规格定义

根据系统需求确定功率放大器(PA)的关键设计指标：

参数	典型值	设计约束
工作频率	1~10 GHz	取决于应用频段
电源电压	1.0~1.8V	工艺限制
功耗预算	1~20 mW	系统功耗分配
芯片面积	0.01~0.5 mm²	成本约束
工艺节点	28nm~180nm	可获取工艺

Step 2: 架构选择

功率放大器(PA)的架构选择需要考虑以下因素：

性能要求：频率范围、相位噪声、调谐范围
功耗约束：电池供电vs市电，待机vs工作模式
面积限制：片上电感面积vs数字校准电路面积
工艺兼容性：CMOS/BiCMOS/SiGe，可用器件模型
校准需求：是否需要自动频率校准(AFC)或自动幅度控制

Step 3: 电路设计

核心电路设计步骤：

确定PA分类(A/AB/B/C)的基本参数(频率、增益、带宽)
选择有源器件尺寸(跨导gm、特征频率fT)
设计无源元件(L、C值及Q值要求)
偏置电路设计(电流源、参考电压)
仿真验证：DC工作点→AC频率响应→TRAN瞬态→NOISE噪声

Step 4: 版图与后仿真

版图设计要点：

对称性：差分对管的匹配(共质心、交叉指型)
隔离：敏感节点加Guard Ring，数字/模拟地分离
寄生：最小化关键节点的连线寄生(尤其是LC谐振节点)
电感：远离噪声源，注意电磁耦合
后仿真：提取寄生参数后重新仿真验证性能

Step 5: 测试验证

芯片回片后的测试方案：

测试项	仪器	方法
频率	频谱分析仪	直接测量载波频率
相位噪声	相位噪声分析仪	测量L(Δf)曲线
调谐范围	信号源+频谱仪	扫描Vctrl测量f(Vctrl)
功耗	源表	测量各电源电流
杂散	频谱仪	检查参考杂散和分数杂散

📋 设计要点清单

✅ 理解功率放大器(PA)的基本原理和关键参数
✅ 掌握SPICE仿真验证方法
✅ 能够进行设计计算和参数选择
✅ 了解功率放大器(PA)在实际系统中的应用
✅ 理解功率放大器(PA)的性能指标和权衡关系

📝 本课小结

本课深入学习了功率放大器(PA)的核心原理。通过理论分析了解了PA分类(A/AB/B/C)和PA效率与线性度权衡的基本概念，通过SPICE仿真验证了电路的PA效率仿真特性，通过设计计算掌握了关键参数的选择方法。发射链的最后一公里——这些知识将为后续课程的学习奠定坚实基础。

关键收获：

PA分类(A/AB/B/C)：从原理到实践的完整理解
PA效率与线性度权衡：定量分析与参数计算
SPICE仿真：电路行为的可视化验证
设计权衡：性能、功耗、面积的综合考量

与前后课程的关联：

上一课内容为后续设计提供了理论基础
本课的PA分类(A/AB/B/C)知识将在后续课程中继续深化
SPICE仿真方法是贯穿全课程的核心验证手段
设计计算为实际电路设计提供了定量依据

✏️ 练习题

比较A类和AB类PA的效率差异
设计PA使PAE>30%@Pout=10dBm
进行负载牵引优化输出匹配
分析PA的AM-AM和AM-PM失真
设计Doherty PA提高回退效率

📚 延伸阅读与参考

Behzad Razavi, "Design of Analog CMOS Integrated Circuits" — 功率放大器(PA)的经典教材，第15章详细讨论了相关内容
Thomas Lee, "The Design of CMOS Radio-Frequency Integrated Circuits" — RF设计圣经，涵盖从器件到系统的完整设计方法
Dean Banerjee, "PLL Performance, Simulation, and Design" — PLL设计实用手册，提供了丰富的设计公式和仿真技巧
John Rogers, "Integrated Circuit Design for High-Speed Frequency Synthesis" — 频率合成器设计的深入分析
IEEE JSSC/TCAS — 关注功率放大器(PA)相关的最新研究进展，每年有数十篇相关论文发表
ngspice Manual — 仿真命令和模型参数详解，是仿真的必备参考
BSIM3/BSIM4 Model Manual — MOSFET模型参数说明，理解器件行为的基础

❓ 常见问题(FAQ)

Q1: 功率放大器(PA)设计中最常见的错误是什么？

A: 最常见的错误包括：忽略寄生参数的影响(特别是高频下连线电感和焊盘电容)、偏置点设置不当导致线性度恶化、以及仿真条件与实际测试条件不一致。建议在设计的每个阶段都进行corner仿真(FF/SS/TT)和Monte Carlo分析。

Q2: 如何选择合适的工艺节点？

A: 工艺选择需要综合考虑频率、功耗、面积和成本。对于功率放大器(PA)，通常28nm~65nm工艺可以满足大多数应用需求。更高频(>10GHz)可能需要更先进工艺或SiGe BiCMOS。数字校准功能在先进工艺中更容易实现。

Q3: 仿真和实际测试结果差异大怎么办？

A: 差异主要来源于：(1)模型精度(特别是高频下器件模型不准确)；(2)版图寄生(连线电阻/电容/电感未在原理图仿真中体现)；(3)封装效应(键合线电感、PCB走线)；(4)测量误差(探头负载效应)。建议做后仿真提取寄生，并在测试中使用去嵌入校准。

Q4: PA分类(A/AB/B/C)和PA效率与线性度权衡的关系是什么？

A: PA分类(A/AB/B/C)是功率放大器(PA)的基础原理，决定了电路的基本行为和性能上限；PA效率与线性度权衡是具体的设计实现手段，通过优化这些参数可以逼近理论极限。两者相辅相成，缺一不可。