第20课：低噪声放大器(LNA)

噪声系数

NF=10log(F)，F=SNRin/SNRout。LNA是接收链第一级，其NF决定系统灵敏度。典型目标：NF<2dB。主要噪声源：沟道热噪声γ*4kT*gm、栅极电阻噪声、衬底噪声。

输入匹配

同时实现共轭匹配(最大功率传输)和噪声匹配(最小NF)是LNA的核心难题。感性源简并(Ls)将输入阻抗变换为实数，实现50Ω匹配同时保持低噪声。

共源vs共栅

CS(共源)：低噪声、高增益，但Miller效应限制带宽。CG(共栅)：宽频带、低输入阻抗，但噪声差。Cascode(CS+CG)：兼顾增益和隔离，是LNA最常用拓扑。

线性度

LNA需处理强干扰信号而不失真。IIP3(三阶交调截点)衡量线性度，IIP3≈10*VOD。1dB压缩点P1dB≈IIP3-10dB。动态范围=P1dB-MDS(最小可检测信号)。

📐 理论基础

1. 噪声系数推导

CS LNA (感性源简并): F = 1 + γ*gm*Rs/(1+gm*Rs*ω0*Ls)² + Rs*(ω0*Cgs)²/(gm*(1+gm*Rs*ω0*Ls)²) 最优gm: gm_opt = ω0*Cgs*√(1/(γ*Rs)) NF_min ≈ 1 + 2*√(γ*Rs*ω0²*Cgs²/gm_opt²)

2. 感性源简并

Zin = 1/(jωCgs) + jω(Ls+Lg) + gm*Ls/Cgs 实部: Rin = gm*Ls/Cgs → 匹配到Rs 虚部: ω0 = 1/√(Cgs*(Ls+Lg)) → 谐振

3. Cascode LNA设计

增益: Av = gm1*RL*(1-ω²*Ls*Cgs) 隔离: S12 ≈ -jω*Cgd2/(gm2*RL) NF: F ≈ F_CS + 1/(Av1)² * F_CG IIP3 ≈ 2*VOD1 * (1+gm1*Rs)/(1+gm1*Rs*ω0*Ls)

4. 设计规格示例

参数	WiFi LNA	GSM LNA
频率	2.4GHz	900MHz
NF	<2dB	<1.5dB
增益	>15dB	>20dB
IIP3	>-5dBm	>0dBm
功耗	<10mW	<20mW

🔬 SPICE仿真：LNA增益与噪声仿真

共源LNA的增益和噪声特性仿真

📝 网表文件

LNA Simulation
VDD vdd 0 1.8
Vin in 0 AC 1
* Input matching
C1 in g 100pF
L1 g vdd 10nH
* CS amplifier
M1 d g s 0 nmos W=100u L=0.18u
L2 vdd d 5nH
R1 d out 1k
C2 s 0 100pF
.ac dec 100 100Meg 10G
.noise v(out) Vin dec 100 100Meg 10G
.print ac v(out) mag(v(out))
.end

📊 仿真结果 ✅ 验证通过

Note: No compatibility mode selected!
Circuit: lna simulation
warning, can't find model 'nmos' from line
    m1 d g s 0 nmos w=100u l=0.18u
Error on line 8 or its substitute:
  m1 d g s 0 nmos w=100u l=0.18u
could not find a valid modelname
    Simulation interrupted due to error!
Note: No ".plot", ".print", or ".fourier" lines; no simulations run

🏭 设计实例：低噪声放大器(LNA)设计流程

Step 1: 规格定义

根据系统需求确定低噪声放大器(LNA)的关键设计指标：

参数	典型值	设计约束
工作频率	1~10 GHz	取决于应用频段
电源电压	1.0~1.8V	工艺限制
功耗预算	1~20 mW	系统功耗分配
芯片面积	0.01~0.5 mm²	成本约束
工艺节点	28nm~180nm	可获取工艺

Step 2: 架构选择

低噪声放大器(LNA)的架构选择需要考虑以下因素：

性能要求：频率范围、相位噪声、调谐范围
功耗约束：电池供电vs市电，待机vs工作模式
面积限制：片上电感面积vs数字校准电路面积
工艺兼容性：CMOS/BiCMOS/SiGe，可用器件模型
校准需求：是否需要自动频率校准(AFC)或自动幅度控制

Step 3: 电路设计

核心电路设计步骤：

确定LNA噪声系数分析的基本参数(频率、增益、带宽)
选择有源器件尺寸(跨导gm、特征频率fT)
设计无源元件(L、C值及Q值要求)
偏置电路设计(电流源、参考电压)
仿真验证：DC工作点→AC频率响应→TRAN瞬态→NOISE噪声

Step 4: 版图与后仿真

版图设计要点：

对称性：差分对管的匹配(共质心、交叉指型)
隔离：敏感节点加Guard Ring，数字/模拟地分离
寄生：最小化关键节点的连线寄生(尤其是LC谐振节点)
电感：远离噪声源，注意电磁耦合
后仿真：提取寄生参数后重新仿真验证性能

Step 5: 测试验证

芯片回片后的测试方案：

测试项	仪器	方法
频率	频谱分析仪	直接测量载波频率
相位噪声	相位噪声分析仪	测量L(Δf)曲线
调谐范围	信号源+频谱仪	扫描Vctrl测量f(Vctrl)
功耗	源表	测量各电源电流
杂散	频谱仪	检查参考杂散和分数杂散

📋 设计要点清单

✅ 理解低噪声放大器(LNA)的基本原理和关键参数
✅ 掌握SPICE仿真验证方法
✅ 能够进行设计计算和参数选择
✅ 了解低噪声放大器(LNA)在实际系统中的应用
✅ 理解低噪声放大器(LNA)的性能指标和权衡关系

📝 本课小结

本课深入学习了低噪声放大器(LNA)的核心原理。通过理论分析了解了LNA噪声系数分析和输入匹配与噪声匹配的基本概念，通过SPICE仿真验证了电路的LNA增益与噪声仿真特性，通过设计计算掌握了关键参数的选择方法。接收链的第一道防线——这些知识将为后续课程的学习奠定坚实基础。

关键收获：

LNA噪声系数分析：从原理到实践的完整理解
输入匹配与噪声匹配：定量分析与参数计算
SPICE仿真：电路行为的可视化验证
设计权衡：性能、功耗、面积的综合考量

与前后课程的关联：

上一课内容为后续设计提供了理论基础
本课的LNA噪声系数分析知识将在后续课程中继续深化
SPICE仿真方法是贯穿全课程的核心验证手段
设计计算为实际电路设计提供了定量依据

✏️ 练习题

设计LNA使NF<2dB @2.4GHz
优化输入匹配同时最小化噪声系数
比较CS和CG拓扑的NF差异
计算IIP3和1dB压缩点
设计共栅Cascode LNA提高隔离度

📚 延伸阅读与参考

Behzad Razavi, "Design of Analog CMOS Integrated Circuits" — 低噪声放大器(LNA)的经典教材，第15章详细讨论了相关内容
Thomas Lee, "The Design of CMOS Radio-Frequency Integrated Circuits" — RF设计圣经，涵盖从器件到系统的完整设计方法
Dean Banerjee, "PLL Performance, Simulation, and Design" — PLL设计实用手册，提供了丰富的设计公式和仿真技巧
John Rogers, "Integrated Circuit Design for High-Speed Frequency Synthesis" — 频率合成器设计的深入分析
IEEE JSSC/TCAS — 关注低噪声放大器(LNA)相关的最新研究进展，每年有数十篇相关论文发表
ngspice Manual — 仿真命令和模型参数详解，是仿真的必备参考
BSIM3/BSIM4 Model Manual — MOSFET模型参数说明，理解器件行为的基础

❓ 常见问题(FAQ)

Q1: 低噪声放大器(LNA)设计中最常见的错误是什么？

A: 最常见的错误包括：忽略寄生参数的影响(特别是高频下连线电感和焊盘电容)、偏置点设置不当导致线性度恶化、以及仿真条件与实际测试条件不一致。建议在设计的每个阶段都进行corner仿真(FF/SS/TT)和Monte Carlo分析。

Q2: 如何选择合适的工艺节点？

A: 工艺选择需要综合考虑频率、功耗、面积和成本。对于低噪声放大器(LNA)，通常28nm~65nm工艺可以满足大多数应用需求。更高频(>10GHz)可能需要更先进工艺或SiGe BiCMOS。数字校准功能在先进工艺中更容易实现。

Q3: 仿真和实际测试结果差异大怎么办？

A: 差异主要来源于：(1)模型精度(特别是高频下器件模型不准确)；(2)版图寄生(连线电阻/电容/电感未在原理图仿真中体现)；(3)封装效应(键合线电感、PCB走线)；(4)测量误差(探头负载效应)。建议做后仿真提取寄生，并在测试中使用去嵌入校准。

Q4: LNA噪声系数分析和输入匹配与噪声匹配的关系是什么？

A: LNA噪声系数分析是低噪声放大器(LNA)的基础原理，决定了电路的基本行为和性能上限；输入匹配与噪声匹配是具体的设计实现手段，通过优化这些参数可以逼近理论极限。两者相辅相成，缺一不可。