第1课：PLL/RF概述

锁相环(PLL)

锁相环是闭环反馈控制系统，使VCO输出频率和相位与参考信号精确同步。由鉴相器(PD)、环路滤波器(LF)和VCO三部分组成。锁定时f_VCO=N×f_ref。广泛应用于频率合成、时钟恢复和FM调制。

射频前端(RF Frontend)

连接天线与基带的关键部分，包含LNA、PA、混频器、滤波器等。决定系统的接收灵敏度和发射功率，是无线系统的性能瓶颈。

频率合成技术

通过PLL从晶振参考生成所需频率。整数分频PLL输出f=N×f_ref；小数分频PLL可实现任意频率比，用Σ-Δ调制器消除杂散。现代SoC通常包含3~10个PLL。

SPICE仿真工具链

SPICE是电路仿真工业标准。ngspice开源实现支持DC/AC/TRAN/NOISE分析。Docker容器化确保环境一致性。本课程所有电路均通过ngspice实机验证。

📐 理论基础

1. PLL基本组成与工作原理

锁相环三大核心模块形成闭环：

鉴相器(PD/PFD)：比较参考信号与分频反馈信号的相位差，产生误差信号。三态PFD兼具鉴频鉴相功能。
环路滤波器(LF)：滤除PD输出的高频分量，产生平滑VCO控制电压。二阶无源RC滤波器最常用。
压控振荡器(VCO)：根据控制电压调节输出频率，增益Kvco(Hz/V)。VCO是PLL中唯一的自主振荡源。

环路锁定时：f_VCO = N × f_ref，相位误差保持恒定(一型PLL)或为零(二型PLL)。

2. 射频系统架构

超外差接收链：天线→BPF→LNA→混频器(下变频)→IF滤波→VGA→ADC→数字基带。直接变频(零中频)接收机省去IF级，面积更小但面临DC偏移和I/Q失配问题。

3. 常见无线频段与PLL要求

标准	频段	相位噪声要求
WiFi 6	2.4/5-7GHz	<-100dBc/Hz@1MHz
蓝牙5.0	2.4GHz ISM	<-80dBc/Hz@1MHz
5G NR	sub-6G/mmWave	<-120dBc/Hz@1MHz
GPS L1	1.575GHz	<-130dBc/Hz@1MHz

4. 五阶段课程路线

振荡器(1-6)：LC谐振→VCO→相位噪声
PLL基础(7-12)：鉴相器→电荷泵→完整PLL
PLL进阶(13-18)：锁相检测→全数字PLL
射频前端(19-24)：S参数→收发架构
实战(25-30)：2.4GHz VCO→RF收发机

🔬 SPICE仿真：RLC谐振电路频率响应

观察LC谐振回路的频率响应，理解谐振频率和品质因数

📝 网表文件

RLC Resonance
L1 n1 n0 10nH
C1 n1 0 10pF
R1 n1 0 1k
V1 n0 0 AC 1
.ac dec 100 100Meg 10G
.print ac v(n1) mag(v(n1))
.end

📊 仿真结果 ✅ 验证通过

188	7.585776e+09	4.421354e-03	
189	7.762471e+09	4.221520e-03	
190	7.943282e+09	4.030755e-03	
191	8.128305e+09	3.848643e-03	
192	8.317638e+09	3.674790e-03	
193	8.511380e+09	3.508817e-03	
194	8.709636e+09	3.350365e-03	
195	8.912509e+09	3.199092e-03	
196	9.120108e+09	3.054669e-03	
197	9.332543e+09	2.916786e-03	
198	9.549926e+09	2.785143e-03	
199	9.772372e+09	2.659458e-03	
200	1.000000e+10	2.539459e-03	
Total analysis time (seconds) = 0.001
Total elapsed time (seconds) = 0.003 
Total DRAM available = 7685.906 MB.
DRAM currently available = 1886.973 MB.
Maximum ngspice program size =   21.332 MB.
Current ngspice program size =   13.062 MB.
Shared ngspice pages =   11.066 MB.
Text (code) pages =    6.156 MB.
Stack = 0 bytes.
Library pages =    2.098 MB.
Using SPARSE 1.3 as Direct Linear Solver
Note: v1: has no value, DC 0 assumed

🔧 工具链配置

本课程使用ngspice+Docker工具链：

# 运行SPICE仿真 ngspice -b circuit.cir # AC分析(频率响应) ngspice -b -c "ac dec 100 1Meg 10G" circuit.cir # 瞬态分析(时域波形) ngspice -b -c "tran 0.01n 100n" circuit.cir

🏭 设计实例：PLL/RF概述设计流程

Step 1: 规格定义

根据系统需求确定PLL/RF概述的关键设计指标：

参数	典型值	设计约束
工作频率	1~10 GHz	取决于应用频段
电源电压	1.0~1.8V	工艺限制
功耗预算	1~20 mW	系统功耗分配
芯片面积	0.01~0.5 mm²	成本约束
工艺节点	28nm~180nm	可获取工艺

Step 2: 架构选择

PLL/RF概述的架构选择需要考虑以下因素：

性能要求：频率范围、相位噪声、调谐范围
功耗约束：电池供电vs市电，待机vs工作模式
面积限制：片上电感面积vs数字校准电路面积
工艺兼容性：CMOS/BiCMOS/SiGe，可用器件模型
校准需求：是否需要自动频率校准(AFC)或自动幅度控制

Step 3: 电路设计

核心电路设计步骤：

确定PLL与RF的应用领域的基本参数(频率、增益、带宽)
选择有源器件尺寸(跨导gm、特征频率fT)
设计无源元件(L、C值及Q值要求)
偏置电路设计(电流源、参考电压)
仿真验证：DC工作点→AC频率响应→TRAN瞬态→NOISE噪声

Step 4: 版图与后仿真

版图设计要点：

对称性：差分对管的匹配(共质心、交叉指型)
隔离：敏感节点加Guard Ring，数字/模拟地分离
寄生：最小化关键节点的连线寄生(尤其是LC谐振节点)
电感：远离噪声源，注意电磁耦合
后仿真：提取寄生参数后重新仿真验证性能

Step 5: 测试验证

芯片回片后的测试方案：

测试项	仪器	方法
频率	频谱分析仪	直接测量载波频率
相位噪声	相位噪声分析仪	测量L(Δf)曲线
调谐范围	信号源+频谱仪	扫描Vctrl测量f(Vctrl)
功耗	源表	测量各电源电流
杂散	频谱仪	检查参考杂散和分数杂散

📋 设计要点清单

✅ 理解PLL/RF概述的基本原理和关键参数
✅ 掌握SPICE仿真验证方法
✅ 能够进行设计计算和参数选择
✅ 了解PLL/RF概述在实际系统中的应用
✅ 理解PLL/RF概述的性能指标和权衡关系

📝 本课小结

本课深入学习了PLL/RF概述的核心原理。通过理论分析了解了PLL与RF的应用领域和频率合成与锁相原理的基本概念，通过SPICE仿真验证了电路的RLC谐振电路频率响应特性，通过设计计算掌握了关键参数的选择方法。从振荡到锁相：射频世界的基石——这些知识将为后续课程的学习奠定坚实基础。

关键收获：

PLL与RF的应用领域：从原理到实践的完整理解
频率合成与锁相原理：定量分析与参数计算
SPICE仿真：电路行为的可视化验证
设计权衡：性能、功耗、面积的综合考量

与前后课程的关联：

上一课内容为后续设计提供了理论基础
本课的PLL与RF的应用领域知识将在后续课程中继续深化
SPICE仿真方法是贯穿全课程的核心验证手段
设计计算为实际电路设计提供了定量依据

✏️ 练习题

计算LC回路谐振频率1.59GHz，对比SPICE仿真验证
改变R1(100Ω~10kΩ)，观察Q值变化(Q∝R)
设计LC参数使f₀=2.4GHz (L=4.4nH,C=1pF)
分析谐振频率处相位的突变(-90°→+90°)
比较串联与并联谐振的阻抗特性

📚 延伸阅读与参考

Behzad Razavi, "Design of Analog CMOS Integrated Circuits" — PLL/RF概述的经典教材，第2章详细讨论了相关内容
Thomas Lee, "The Design of CMOS Radio-Frequency Integrated Circuits" — RF设计圣经，涵盖从器件到系统的完整设计方法
Dean Banerjee, "PLL Performance, Simulation, and Design" — PLL设计实用手册，提供了丰富的设计公式和仿真技巧
John Rogers, "Integrated Circuit Design for High-Speed Frequency Synthesis" — 频率合成器设计的深入分析
IEEE JSSC/TCAS — 关注PLL/RF概述相关的最新研究进展，每年有数十篇相关论文发表
ngspice Manual — 仿真命令和模型参数详解，是仿真的必备参考
BSIM3/BSIM4 Model Manual — MOSFET模型参数说明，理解器件行为的基础

❓ 常见问题(FAQ)

Q1: PLL/RF概述设计中最常见的错误是什么？

A: 最常见的错误包括：忽略寄生参数的影响(特别是高频下连线电感和焊盘电容)、偏置点设置不当导致线性度恶化、以及仿真条件与实际测试条件不一致。建议在设计的每个阶段都进行corner仿真(FF/SS/TT)和Monte Carlo分析。

Q2: 如何选择合适的工艺节点？

A: 工艺选择需要综合考虑频率、功耗、面积和成本。对于PLL/RF概述，通常28nm~65nm工艺可以满足大多数应用需求。更高频(>10GHz)可能需要更先进工艺或SiGe BiCMOS。数字校准功能在先进工艺中更容易实现。

Q3: 仿真和实际测试结果差异大怎么办？

A: 差异主要来源于：(1)模型精度(特别是高频下器件模型不准确)；(2)版图寄生(连线电阻/电容/电感未在原理图仿真中体现)；(3)封装效应(键合线电感、PCB走线)；(4)测量误差(探头负载效应)。建议做后仿真提取寄生，并在测试中使用去嵌入校准。

Q4: PLL与RF的应用领域和频率合成与锁相原理的关系是什么？

A: PLL与RF的应用领域是PLL/RF概述的基础原理，决定了电路的基本行为和性能上限；频率合成与锁相原理是具体的设计实现手段，通过优化这些参数可以逼近理论极限。两者相辅相成，缺一不可。

📖 课程阶段

🔑 核心概念