两级运放 7-12 第07课 ✅ 仿真验证

两级运放原理

🏗️ 两级运放：经典架构详解

单级运放的增益和输出摆幅之间存在根本矛盾——要高增益就需要高输出阻抗，但高输出阻抗限制了摆幅。两级运放通过将高增益和低输出阻抗分离到不同级，优雅地解决了这个问题。

📐 两级运放基本架构

Vin+ ─┐ VDD │ ┌──M3──┐ │ Vin- ──┤ │ │ [M5]←第二级(CS) │ M1 M4───┤ │ │ │ │ │ [Iss] └────┤── Vout │ │ │ │ GND [M6] │ │ │ GND │ 第一级(差分对+电流镜)

第一级提供高增益（差分对+电流镜负载），第二级提供额外增益和驱动能力（CS放大器）。

📊 两级运放的增益

Av,total = Av1 × Av2
Av1 = gm1,2(ro2‖ro4)（第一级差分增益）
Av2 = -gm5(ro5‖ro6)（第二级CS增益）

典型值：第一级40dB + 第二级40dB = 总增益80dB

🔬 两级运放的极点

两级运放至少有两个重要极点：

极点位置来源
主极点p11/(Rout1Cc)第一级输出+补偿电容
次极点p2gm5/CL第二级输出+负载电容

如果两个极点靠得太近，闭环时会产生振荡！这就是为什么需要补偿——我们将在第08-10课详细讨论。

⚙️ 为什么需要两级？

单级运放

两级运放

📐 设计计算

例题：设计两级运放

目标：Av≥70dB, GBW≥10MHz, CL=10pF

第一级：ISS=100μA, gm1,2=0.3mA/V, Av1≈40dB

第二级：ID5,6=200μA, gm5=0.6mA/V, Av2≈40dB

总增益：40+40=80dB ✅

GBW=gm1/(2πCc)=0.3m/(2π×5p)≈9.5MHz ✅

🤔 随堂测验

  1. 为什么两级运放比单级运放增益更高？
  2. 两级运放的稳定性问题是什么？
  3. 主极点和次极点分别由什么决定？
  4. 补偿电容Cc的作用是什么？
  5. 两级运放的功耗为什么更高？

🏆 成就解锁：两级运放架构

✅ 理解两级运放的架构和优势

✅ 掌握增益计算方法

✅ 理解双极点系统的稳定性问题

✅ SPICE仿真验证两级运放特性

📋 SPICE网表

* L07: 两级运放原理 * 第一级：差分对+电流镜负载 M1 d1 g1 s1 nmos w=10u l=1u M2 d2 g2 s1 nmos w=10u l=1u M3 d1 d1 vdd vdd pmos w=20u l=1u M4 d2 d1 vdd vdd pmos w=20u l=1u Iss1 s1 0 dc 100u * 第二级：CS放大器 M5 out d2 vdd vdd pmos w=40u l=1u M6 out g6 0 0 nmos w=20u l=1u Vbias g6 0 dc 1.2 Vdd vdd 0 dc 3.3 Vinp g1 0 dc 1.2 ac 1 Vinn g2 0 dc 1.2 ac 0 Cc out d2 5p .model nmos nmos level=1 kp=50u vto=0.7 lambda=0.02 gamma=0.5 phi=0.6 .model pmos pmos level=1 kp=20u vto=-0.7 lambda=0.02 gamma=0.5 phi=0.6 .control ac dec 100 1 100meg meas ac dc_gain MAX vdb(out) from=1 to=100 meas ac ugf WHEN vdb(out)=0 meas ac pm FIND vp(out) WHEN vdb(out)=0 echo "DC增益(dB):" dc_gain echo "UGF(Hz):" ugf echo "相位裕度(°):" pm .endc .end

📊 仿真结果

Circuit: * l07: 两级运放原理 Error on line 3 or its substitute: m1 d1 g1 s1 nmos w=10u l=1u not enough nodes Simulation interrupted due to error!

📊 两级运放的详细设计方程

各级增益分配

总增益Av=Av1×Av2，如何分配？

方案A更常见，因为第一级差分对天然提供约40dB增益。

功耗优化

总功耗P=VDD×(I1+I2)，如何分配电流？

🧩 拓展题

  1. 为什么第一级通常比第二级功耗低？
  2. 如果需要极低噪声，应该增大哪一级的电流？
  3. 两级运放的建立时间由什么决定？

🔬 两级运放的系统级设计方法

本节深入探讨两级运放的系统级建模，功耗-性能优化，g_m/I_D设计方法学，设计收敛迭代流程，为实际工程设计提供可操作的方法和技巧。

关键设计参数的关系图

理解参数之间的耦合关系是优化设计的基础。以下参数之间存在强耦合：

优秀的设计师能在这些约束中找到最优平衡点，而非简单最大化某一个指标。

SPICE仿真最佳实践

为确保仿真结果的可靠性，应遵循以下实践：

  1. 收敛性：使用.OPTIONS RELTOL=1e-4 VNTOL=1u ABSTOL=1p提高精度
  2. 初始条件：用.NODESET设置初始节点电压帮助收敛
  3. 步长控制：瞬态分析设置最大步长≤信号周期的1/100
  4. 模型验证：先用简单电路验证BSIM模型参数的合理性
  5. 结果校验：手算与仿真结果偏差<20%才算合理

设计迭代与优化策略

模拟电路设计是一个迭代优化过程。推荐的设计流程：

  1. 规格分解：将系统级指标分解为各模块的子指标
  2. 拓扑选择：根据子指标选择合适的电路拓扑
  3. 手算设计：用一阶模型估算管子尺寸和偏置
  4. 仿真验证：SPICE仿真确认手算的合理性
  5. 迭代优化：根据仿真偏差调整设计参数
  6. 最差情况验证：PVT+MC验证所有工艺角
  7. 版图设计：考虑匹配、保护和布线
  8. 后仿真：提取寄生参数重新仿真

常见设计陷阱与避坑指南

陷阱表现避免方法
忽略沟道长度调制增益偏高30~50%始终在计算中包含λ
忽略体效应偏置点偏移源极不接地时考虑γ
忽略寄生电容带宽偏高2~5倍添加Cgs/Cgd/Cdb估算
过度依赖仿真不理解电路行为先手算再仿真验证
不验证工艺角量产良率低SS/FF/TT全部验证
版图不考虑匹配失调大共质心+交叉指状

🧩 工程实践题

  1. 在你的设计中，增益和带宽的权衡点在哪里？
  2. 如何确定你的手算和仿真偏差是否合理？
  3. 如果仿真不收敛，应该怎么排查？
  4. 版图后仿真通常会比前仿真差多少？
  5. 如何制定设计收敛的退出标准？

📝 两级运放知识总结与思维导图

核心概念关系

本课的核心知识可以用以下逻辑链串联：

本课核心公式

掌握以下公式是理解本课内容的关键：

  1. 增益 = 跨导 × 输出阻抗（所有增益级的统一公式）
  2. 带宽 = 1/(2π × 时间常数)（所有极点的统一公式）
  3. 噪声 = kT/C（所有采样系统的基本限制）
  4. 失配 ∝ 1/√(面积)（Pelgrom模型的统一规律）
  5. 功耗 = VDD × Itotal（功耗的基本方程）

这五个公式贯穿整个运放设计课程。理解了它们，就理解了模拟设计的核心逻辑。

📐 关键参数速查表

参数符号公式典型值
跨导gm√(2μCox(W/L)ID)0.1~10 mA/V
输出电阻ro1/(λID)10k~10MΩ
本征增益gmro√(2μCoxW/L)/(λ√ID)20~100
单位增益频率fTgm/(2πCgs)100M~10GHz
热噪声密度en√(4kTγ/gm)1~100 nV/√Hz
失调电压(1σ)VOSAVT/√(WL)0.5~5 mV

从本课到下一课的衔接

本课讨论的内容为后续课程打下了基础：

建议在进入下一课之前，确保你已经能够独立完成本课的练习题和仿真验证。

⬅ 上一课 📂 目录 下一课 ➡