单级运放 1-6
第05课
✅ 仿真验证
增益增强
📈 增益增强：共源共栅技术
简单CS放大器的增益受限于gmro，典型值只有20~40dB。对于高性能运放，我们需要更高的增益。共源共栅（Cascode）结构通过叠加管子来大幅提高输出阻抗，从而实现增益增强。
📐 共源共栅结构
VDD
│
[RD]
│
Vout──┤
│
[M2] ← 共源共栅管（Cascode）
│
[M1] ← 放大管（CS）
│
GND
│
Vin───┘
M1是放大管，M2是共源共栅管。M2的栅极接固定偏置电压Vb。
🔬 输出阻抗提升原理
共源共栅结构的核心优势是输出阻抗的大幅提升：
共源共栅级
Rout,cascode = ro2 + ro1 + gm2ro2ro1 ≈ gm2ro1ro2
输出阻抗提高了约gm2ro2倍！如果gmro=50，则输出阻抗增加50倍。
直观理解：从M2的漏极看进去，M1的ro1被M2的源极"屏蔽"了。M2的源极阻抗约为1/gm2（很低），所以M1的电流变化被M2的gm2放大后表现为输出电压的大幅变化。
📊 增益提升效果
| 结构 | 输出阻抗 | 增益 | 典型值 |
|---|
| 简单CS | ro | -gmro | 20~40dB |
| 共源共栅 | gm2ro1ro2 | -gm1gm2ro1ro2 | 60~80dB |
| 双层共源共栅 | (gmro)²ro | ~(gmro)² | 80~100dB |
⚙️ 共源共栅的设计约束
输出摆幅限制
共源共栅的代价是输出摆幅减小。输出电压的最低值为：
Vout,min = VOV1 + VOV2 + VISS
其中VOV是过驱动电压，VISS是尾电流源的饱和裕度。通常需要2~3个VOV的裕度。
共源共栅的偏置电压Vb需要精心设计：太低则M1可能进入线性区，太高则M2可能进入线性区。最优偏置使两个管子都恰好处于饱和区边缘。
📐 设计计算
例题：设计共源共栅放大器
目标：增益≥60dB = 1000 V/V
已知：μnCox=100μA/V², VTH=0.7V, λ=0.02V-1
选择：ID=100μA, W/L=20 for both M1 and M2
gm=√(2×100μ×20×100μ)≈0.632mA/V
ro=1/(0.02×100μ)=500kΩ
Rout≈gm2ro1ro2=0.632m×500k×500k=158MΩ
Av=gm1×Rout=0.632m×158M≈100,000=100dB 🎉 远超目标！
🤔 随堂测验
- 共源共栅为什么能提高输出阻抗？
- 共源共栅的输出摆幅限制是什么？
- 双层共源共栅的增益约为多少？
- 共源共栅管的偏置电压如何选择？
- 在什么情况下不适合使用共源共栅？
🏆 成就解锁：增益增强技术
✅ 理解共源共栅的输出阻抗提升原理
✅ 掌握增益公式和设计约束
✅ 计算共源共栅放大器增益
✅ SPICE仿真验证增益增强效果
📋 SPICE网表
* L05: 增益增强 - 共源共栅结构
* 简单CS级
M1 d1 g1 0 0 nmos w=10u l=1u
Rd1 d1 vdd 10k
* 共源共栅级
M2 d2 g2 s2 nmos w=10u l=1u
M3 s2 g1 0 0 nmos w=10u l=1u
Vb2 g2 0 dc 2.0
Rd2 d2 vdd 10k
Vdd vdd 0 dc 3.3
Vin g1 0 dc 1.0
.model nmos nmos level=1 kp=50u vto=0.7 lambda=0.02 gamma=0.5 phi=0.6
.control
dc vin 0.5 2.0 0.005
let av1 = deriv(v(d1))
let av2 = deriv(v(d2))
meas dc gain1_max MAX abs(av1)
meas dc gain2_max MAX abs(av2)
echo "CS最大增益:"
print gain1_max
echo "共源共栅最大增益:"
print gain2_max
op
echo "CS工作点Vout:"
print v(d1)
echo "Cascode工作点Vout:"
print v(d2)
.endc
.end
📊 仿真结果
Circuit: * l05: 增益增强 - 共源共栅结构
Error on line 6 or its substitute:
m2 d2 g2 s2 nmos w=10u l=1u
not enough nodes
Simulation interrupted due to error!
📊 共源共栅的深入设计
套筒式vs折叠式共源共栅
套筒式：输入管和共源共栅管同类型，信号路径直线。折叠式：输入管和共源共栅管不同类型，信号路径"折叠"。
| 特性 | 套筒 | 折叠 |
|---|
| 输出阻抗 | gmro² | gmro² |
| 信号摆幅 | VDD-3VOV | VDD-2VOV |
| 功耗 | ID | ~2ID |
调谐共源共栅的偏置
偏置电压Vb的选择需要在输出阻抗和输出摆幅之间权衡：
Vb,min = VTH + VOV1 + VOV2（M1和M2都饱和）
Vb,max = VDD - |VOV3|（留出负载的裕度）
🧩 拓展题
- 为什么折叠式功耗更高？
- 共源共栅的偏置如何实现自偏置？
- 双层共源共栅的输出阻抗是多少？
🔬 共源共栅的工程实现与优化
本节深入探讨共源共栅偏置电压的自动生成，双层共源共栅的设计，调谐共源共栅的稳定性，版图和后仿真验证，为实际工程设计提供可操作的方法和技巧。
关键设计参数的关系图
理解参数之间的耦合关系是优化设计的基础。以下参数之间存在强耦合：
- 增益↔带宽：增益↑ → 带宽↓（密勒效应）
- 功耗↔速度：功耗↑ → gm↑ → 带宽↑，SR↑
- 噪声↔面积：面积↑ → 噪声↓（1/f）, 寄生电容↑
- 匹配↔面积：面积↑ → 失配↓（Pelgrom模型）
- 输出摆幅↔增益：共源共栅增益↑ → 摆幅↓
优秀的设计师能在这些约束中找到最优平衡点，而非简单最大化某一个指标。
SPICE仿真最佳实践
为确保仿真结果的可靠性，应遵循以下实践：
- 收敛性：使用.OPTIONS RELTOL=1e-4 VNTOL=1u ABSTOL=1p提高精度
- 初始条件：用.NODESET设置初始节点电压帮助收敛
- 步长控制：瞬态分析设置最大步长≤信号周期的1/100
- 模型验证：先用简单电路验证BSIM模型参数的合理性
- 结果校验：手算与仿真结果偏差<20%才算合理
设计迭代与优化策略
模拟电路设计是一个迭代优化过程。推荐的设计流程：
- 规格分解：将系统级指标分解为各模块的子指标
- 拓扑选择：根据子指标选择合适的电路拓扑
- 手算设计：用一阶模型估算管子尺寸和偏置
- 仿真验证：SPICE仿真确认手算的合理性
- 迭代优化：根据仿真偏差调整设计参数
- 最差情况验证：PVT+MC验证所有工艺角
- 版图设计：考虑匹配、保护和布线
- 后仿真：提取寄生参数重新仿真
常见设计陷阱与避坑指南
| 陷阱 | 表现 | 避免方法 |
|---|
| 忽略沟道长度调制 | 增益偏高30~50% | 始终在计算中包含λ |
| 忽略体效应 | 偏置点偏移 | 源极不接地时考虑γ |
| 忽略寄生电容 | 带宽偏高2~5倍 | 添加Cgs/Cgd/Cdb估算 |
| 过度依赖仿真 | 不理解电路行为 | 先手算再仿真验证 |
| 不验证工艺角 | 量产良率低 | SS/FF/TT全部验证 |
| 版图不考虑匹配 | 失调大 | 共质心+交叉指状 |
🧩 工程实践题
- 在你的设计中，增益和带宽的权衡点在哪里？
- 如何确定你的手算和仿真偏差是否合理？
- 如果仿真不收敛，应该怎么排查？
- 版图后仿真通常会比前仿真差多少？
- 如何制定设计收敛的退出标准？
📝 增益增强知识总结与思维导图
核心概念关系
本课的核心知识可以用以下逻辑链串联：
- 物理基础→ 半导体物理 → MOS管I-V特性 → 小信号模型
- 电路分析→ 大信号（DC传输特性）→ 小信号（增益/阻抗）→ 频率响应
- 设计方法→ 规格分解 → 拓扑选择 → 手算设计 → 仿真验证 → 迭代优化
- 工程实践→ PVT验证 → MC分析 → 版图设计 → 后仿真 → 测试验证
本课核心公式
掌握以下公式是理解本课内容的关键：
- 增益 = 跨导 × 输出阻抗（所有增益级的统一公式）
- 带宽 = 1/(2π × 时间常数)（所有极点的统一公式）
- 噪声 = kT/C（所有采样系统的基本限制）
- 失配 ∝ 1/√(面积)（Pelgrom模型的统一规律）
- 功耗 = VDD × Itotal（功耗的基本方程）
这五个公式贯穿整个运放设计课程。理解了它们，就理解了模拟设计的核心逻辑。
📐 关键参数速查表
| 参数 | 符号 | 公式 | 典型值 |
|---|
| 跨导 | gm | √(2μCox(W/L)ID) | 0.1~10 mA/V |
| 输出电阻 | ro | 1/(λID) | 10k~10MΩ |
| 本征增益 | gmro | √(2μCoxW/L)/(λ√ID) | 20~100 |
| 单位增益频率 | fT | gm/(2πCgs) | 100M~10GHz |
| 热噪声密度 | en | √(4kTγ/gm) | 1~100 nV/√Hz |
| 失调电压(1σ) | VOS | AVT/√(WL) | 0.5~5 mV |
从本课到下一课的衔接
本课讨论的内容为后续课程打下了基础：
- 本课的电路分析方法是后续所有课程的基础工具
- 本课的设计优化思路将在后续课程中反复使用
- 本课的仿真验证流程是所有电路设计的标准流程
- 理解本课的参数折中关系是系统级优化的前提
建议在进入下一课之前，确保你已经能够独立完成本课的练习题和仿真验证。