第20课：低功耗路由器

1. 路由器功耗分析

路由器功耗分为动态功耗(切换)和静态功耗(漏电)。动态功耗占主导，主要由缓冲区读写、交叉开关翻转和时钟树驱动产生。

2. 时钟门控(Clock Gating)

当输入缓冲区为空时，关闭该端口的时钟，消除不必要的翻转功耗。这是最简单有效的低功耗技术。

3. 缓冲区关闭

在低负载时，关闭部分缓冲区槽位或虚拟通道，减少漏电功耗。可以根据负载动态调整活跃缓冲区数量。

4. 电压岛(Voltage Island)

将不同路由器置于不同电压域。边缘路由器(低流量)用低电压，中心路由器(高流量)用高电压。

5. Verilog实现

// 带时钟门控的低功耗缓冲区
module lowpower_buffer #(
    parameter DATA_WIDTH = 32,
    parameter DEPTH      = 4
)(
    input  logic                  clk, rst_n,
    input  logic [DATA_WIDTH-1:0] in_data,
    input  logic                  in_valid,
    output logic                  in_ready,
    output logic [DATA_WIDTH-1:0] out_data,
    output logic                  out_valid,
    input  logic                  out_ready,
    // 功耗控制
    output logic                  clk_gated,
    output logic                  power_saved
);
    logic [DATA_WIDTH-1:0] buffer [0:DEPTH-1];
    logic [$clog2(DEPTH):0] wr_ptr, rd_ptr, occ;
    logic                  buf_empty;

    assign occ       = wr_ptr - rd_ptr;
    assign buf_empty = (occ == 0);
    assign in_ready  = (occ < DEPTH);
    assign out_valid = ~buf_empty;
    assign out_data  = buffer[rd_ptr[$clog2(DEPTH)-1:0]];

    // 时钟门控: 缓冲区空时关闭时钟
    assign clk_gated   = clk & ~buf_empty;
    assign power_saved = buf_empty;

    always_ff @(posedge clk or negedge rst_n) begin
        if (!rst_n) begin
            wr_ptr <= 0;
            rd_ptr <= 0;
        end else begin
            if (in_valid && in_ready) begin
                buffer[wr_ptr[$clog2(DEPTH)-1:0]] <= in_data;
                wr_ptr <= wr_ptr + 1;
            end
            if (out_valid && out_ready)
                rd_ptr <= rd_ptr + 1;
        end
    end
endmodule

// 动态缓冲区深度调整
module adaptive_buffer #(
    parameter DATA_WIDTH = 32,
    parameter MAX_DEPTH  = 8,
    parameter MIN_DEPTH  = 2
)(
    input  logic                  clk, rst_n,
    input  logic [DATA_WIDTH-1:0] in_data,
    input  logic                  in_valid,
    output logic                  in_ready,
    output logic [DATA_WIDTH-1:0] out_data,
    output logic                  out_valid,
    input  logic                  out_ready,
    // 动态深度控制
    input  logic [$clog2(MAX_DEPTH):0] target_depth
);
    logic [DATA_WIDTH-1:0] buffer [0:MAX_DEPTH-1];
    logic [$clog2(MAX_DEPTH):0] wr_ptr, rd_ptr;

    assign in_ready  = ((wr_ptr - rd_ptr) < target_depth);
    assign out_valid = (wr_ptr != rd_ptr);
    assign out_data  = buffer[rd_ptr[$clog2(MAX_DEPTH)-1:0]];

    always_ff @(posedge clk or negedge rst_n) begin
        if (!rst_n) begin
            wr_ptr <= 0;
            rd_ptr <= 0;
        end else begin
            if (in_valid && in_ready) begin
                buffer[wr_ptr[$clog2(MAX_DEPTH)-1:0]] <= in_data;
                wr_ptr <= wr_ptr + 1;
            end
            if (out_valid && out_ready)
                rd_ptr <= rd_ptr + 1;
        end
    end
endmodule

6. 功耗优化效果对比

7. 练习

7. NoC功耗的完整分析框架

功耗优化需要一个系统的分析框架，从建模到优化到验证：

7.1 功耗建模

NoC功耗 = Σ(路由器功耗) + Σ(链路功耗)

路由器功耗 = 动态功耗 + 静态功耗

P_dynamic = α × C × V² × f

P_static = I_leak × V

7.2 功耗仿真方法

• RTL级：使用RTL仿真+翻转计数，精度中等，速度中等
• 门级：综合后仿真，精度高，速度慢
• 快速估计：基于架构参数的解析模型，精度低，速度极快

7.3 4×4 Mesh NoC功耗估算

7.4 低功耗设计的完整策略

7.5 功耗感知路由

在多电压岛NoC中，路由算法可以考虑功耗：优先将流量路由到低电压区域(节省功耗)，但需要权衡延迟增加。

// 功耗感知路由决策
module power_aware_router #(
    parameter X_WIDTH = 2,
    parameter Y_WIDTH = 2
)(
    input  logic [X_WIDTH-1:0] my_x, my_y,
    input  logic [X_WIDTH-1:0] dst_x, dst_y,
    input  logic [3:0]         cong_e, cong_w, cong_n, cong_s,
    input  logic [3:0]         power_e, power_w, power_n, power_s,
    output logic [2:0]         route_out
);
    // 综合考虑拥塞和功耗
    logic [7:0] score_e, score_w, score_n, score_s;
    assign score_e = {cong_e, power_e}; // 高功耗=高分=低优先
    assign score_w = {cong_w, power_w};
    assign score_n = {cong_n, power_n};
    assign score_s = {cong_s, power_s};

    always_comb begin
        route_out = 3'd0;
        // 选择得分最低(拥塞低+功耗低)的可行方向
        // ... 评分比较逻辑
    end
endmodule

8. NoC功耗测量与验证

低功耗设计的效果必须通过测量和验证来确认：

8.1 功耗仿真流程

• 1. RTL仿真产生VCD/FSDB波形文件
• 2. 综合产生网表+标准延迟格式(SDF)
• 3. 使用功耗工具(PrimeTime-PX/RedHawk)分析
• 4. 产生功耗报告(总功耗/动态/静态/各组件)

8.2 功耗优化的验证

验证功耗优化是否有效：

8.3 功耗与性能的Pareto分析

在功耗和性能之间找到最优解：

9. 低功耗NoC的完整设计案例

以下是一个面向IoT SoC的低功耗4×4 Mesh NoC的设计案例：

9.1 功耗预算

9.2 低功耗设计层次

• L1: 架构层：选择Mesh(规整，省线)；减少缓冲深度(2 flit)
• L2: 逻辑层：时钟门控(空闲端口)；数据门控(无效输出)
• L3: 电路层：低摆幅链路(200mV)；亚阈值缓冲(空闲时)
• L4: 系统层：动态电压频率调节(DVFS)；分区上电

10. 低功耗NoC的完整设计方法学

低功耗NoC设计不是简单添加几个时钟门控，而是系统性的方法学：

10.1 功耗预算分配

首先确定总功耗预算，然后按比例分配给各组件：

10.2 优化优先级排序

按"性价比"排序优化措施：

1. 时钟门控：省30-40%动态功耗，面积增加<1%
2. 数据门控：省5-10%动态功耗，面积增加<1%
3. 缓冲区深度减半：省20-25%面积+功耗，需验证性能
4. 链路宽度减半+序列化：省15-20%面积+功耗，延迟增加
5. 电压岛：省30-50%功耗，需要复杂电源管理

附录：本课关键概念速查

本课涵盖了NoC设计的核心知识点。以下是关键概念的快速参考：

• 片上网络(NoC)：用路由器+链路替代总线的片上互联架构
• 路由器：5端口交换节点，包含缓冲/路由/仲裁/交叉开关
• 虚拟通道(VC)：物理链路的逻辑分割，用于避免死锁和提升吞吐
• 信用流控：通过信用计数器精确管理缓冲区资源
• XY路由：先X后Y的确定性路由，天然无死锁
• 虫孔交换：头flit建立路径，后续flit流水传输
• Round-Robin仲裁：轮转优先级，保证公平性
• 交叉开关：N×N全连接互连矩阵

掌握这些概念是深入理解NoC设计的基础。建议结合Verilog代码实践，加深理解。