12 - 单向电平转换

← 上一课：电平转换原理 📚 目录 下一课：双向电平转换 →

🎯 课程目标

1. 单向上移转换器设计

单向上移转换器将信号从低电压域转换到高电压域。这是最常见的电平转换方向，用于输出IO路径。

1.1 基础交叉耦合上移转换器

第11课介绍的交叉耦合结构是最基础的实现。这里我们深入分析其工作细节和设计优化。

* 基础交叉耦合上移转换器
* VDDL=0.8V → VDDH=3.3V

* 输入级（低域反相器）
Mp_inb in_b in vddl vddl pch W=0.8u L=0.18u
Mn_inb in_b in 0 0 nch W=0.4u L=0.18u

* 交叉耦合核心
Mn1 n1 in 0 0 nch W=6u L=0.18u
Mp1 n1 n2 vddh vddh pch W=0.8u L=0.35u
Mn2 n2 in_b 0 0 nch W=6u L=0.18u
Mp2 n2 n1 vddh vddh pch W=0.8u L=0.35u

* 输出缓冲级
Mp3 out n2 vddh vddh pch W=8u L=0.35u
Mn3 out n2 0 0 nch W=4u L=0.35u

1.2 延迟优化：差分驱动技术

交叉耦合结构的延迟主要来自竞争阶段。差分驱动技术通过同时驱动两个NMOS，加速竞争的解决。

差分驱动优化原理

传统方案：一侧NMOS导通，另一侧NMOS关断，PMOS竞争

差分方案：两侧NMOS同时有明确的驱动信号，减少不确定竞争时间

1.3 Wilson电流镜上移转换器

使用Wilson电流镜替代直接交叉耦合，提供更稳定的竞争特性：

* Wilson电流镜上移转换器
* 优点：电流镜限流，减少竞争功耗

Vddl vddl 0 0.8
Vddh vddh 0 3.3

* 输入
Vin in 0 pwl 0 0 10n 0 10.02n 0.8 30n 0.8 30.02n 0

* 差分对
Mn1 n1 in 0 0 nch W=8u L=0.18u
Mn2 n2 in_b 0 0 nch W=8u L=0.18u

* Wilson电流镜负载
Mp1 n3 n3 vddh vddh pch W=2u L=0.35u
Mp2 n1 n3 vddh vddh pch W=2u L=0.35u
Mp3 n4 n4 vddh vddh pch W=2u L=0.35u
Mp4 n2 n4 vddh vddh pch W=2u L=0.35u

* Wilson连接
Mn3 n3 n2 0 0 nch W=2u L=0.18u
Mn4 n4 n1 0 0 nch W=2u L=0.18u

* 输出
Mp5 out n2 vddh vddh pch W=8u L=0.35u
Mn5 out n2 0 0 nch W=4u L=0.35u

* 输入反相
Mp_inb in_b in vddl vddl pch W=0.8u L=0.18u
Mn_inb in_b in 0 0 nch W=0.4u L=0.18u

Cload out 0 1p

.tran 0.01n 50n
.measure tran tpd TRIG V(in) VAL=0.4 RISE=1 TARG V(out) VAL=1.65 RISE=1
.print tran V(in) V(n1) V(n2) V(out) I(Vddh)
.end

2. 单向下移转换器设计

下移转换器将高域信号转换到低域，用于输入IO路径。

2.1 IO域缓冲级下移转换器

最安全的下移方案：使用IO域器件接收高域信号，然后转换到核心域。

* IO域缓冲级下移转换器
* VDDH=3.3V → VDDL=1.2V

Vddh vddh 0 3.3
Vddl vddl 0 1.2

* 高域输入信号
Vin_h in_h 0 pwl 0 0 10n 0 10.02n 3.3 30n 3.3 30.02n 0

* 第一级：IO域反相器（使用3.3V器件）
Mp1 a in_h vddh vddh pch33 W=4u L=0.35u
Mn1 a in_h 0 0 nch33 W=2u L=0.35u

* 第二级：IO域反相器
Mp2 b a vddh vddh pch33 W=8u L=0.35u
Mn2 b a 0 0 nch33 W=4u L=0.35u

* 第三级：核心域反相器（需要电压钳位！）
* 问题：节点b的电压为0~3.3V，核心域1.2V器件不能直接连！
* 解决：使用钳位网络

* 钳位到核心域（二极管钳位）
D1 b vddl diode_clamp
D2 vddl b diode_clamp

* 核心域反相器
Mp3 out c vddl vddl pch W=4u L=0.18u
Mn3 out c 0 0 nch W=2u L=0.18u

* 钳位后的中间级
Rclamp b c 10k
Cclamp c 0 0.2p

.tran 0.01n 50n
.measure tran tpd TRIG V(in_h) VAL=1.65 RISE=1 TARG V(out) VAL=0.6 RISE=1
.print tran V(in_h) V(a) V(b) V(c) V(out)
.end

2.2 分压式下移转换器

使用电阻分压将高域信号衰减到低域范围，简单但功耗大：

* 分压式下移转换器
* 3.3V → 1.2V，分压比 ≈ 1.2/3.3 ≈ 0.36

* 分压电阻
R1 in_h mid 200k
R2 mid 0 110k
* V_mid = V_in_h × R2/(R1+R2) = 3.3 × 110/310 ≈ 1.17V

* 核心域施密特触发器
Mp1 a mid vddl vddl pch W=4u L=0.18u
Mp2 out a vddl vddl pch W=8u L=0.18u
Mp3 a out vddl vddl pch W=2u L=0.18u
Mn1 b mid 0 0 nch W=4u L=0.18u
Mn2 out b 0 0 nch W=4u L=0.18u
Mn3 b out 0 0 nch W=2u L=0.18u
⚠️ 分压式的局限

3. 高速电平转换器设计

高速IO（如DDR、SPI）需要亚纳秒级延迟的电平转换器。

3.1 流水线电平转换器

将电平转换拆分为多个流水级，每级只做部分转换：

* 流水线电平转换器
* Stage 1: 0.8V → 1.2V (小跨度)
* Stage 2: 1.2V → 1.8V (小跨度)
* Stage 3: 1.8V → 3.3V (中等跨度)

* 每级跨度小→竞争弱→延迟低
* 总延迟 ≈ 3 × 单级延迟（但单级延迟远低于单级大跨度）

3.2 预充电辅助转换器

使用时钟预充电机制消除竞争：

* 预充电辅助电平转换器
* CLK=0: 预充电阶段（n1和n2都拉高）
* CLK=1: 求值阶段（根据输入决定输出）

Vddh vddh 0 3.3
Vclk clk 0 pwl 0 0 2n 0 2.02n 3.3 4n 3.3 4.02n 0 6n 0

* 预充电管
Mp_p1 n1 clk vddh vddh pch W=2u L=0.35u
Mp_p2 n2 clk vddh vddh pch W=2u L=0.35u

* 求值管
Mn1 n1 in 0 0 nch W=6u L=0.18u
Mn2 n2 in_b 0 0 nch W=6u L=0.18u

* 交叉耦合保持
Mp1 n1 n2 vddh vddh pch W=1u L=0.35u
Mp2 n2 n1 vddh vddh pch W=1u L=0.35u

* 输出
Mp3 out n2 vddh vddh pch W=8u L=0.35u
Mn3 out n2 0 0 nch W=4u L=0.35u

Cload out 0 0.5p

4. SPICE仿真：单向转换器对比

* 12-unidirectional-comparison.sp
* 三种上移转换器对比仿真

Vddl vddl 0 0.8
Vddh vddh 0 3.3
Vin in 0 pwl 0 0 5n 0 5.01n 0.8 15n 0.8 15.01n 0 25n 0

* === 方案A: 基础交叉耦合 ===
Mn1a n1a in 0 0 nch W=6u L=0.18u
Mp1a n1a n2a vddh vddh pch W=0.8u L=0.35u
Mn2a n2a in_b 0 0 nch W=6u L=0.18u
Mp2a n2a n1a vddh vddh pch W=0.8u L=0.35u
Mp3a out_a n2a vddh vddh pch W=8u L=0.35u
Mn3a out_a n2a 0 0 nch W=4u L=0.35u

* === 方案B: 差分驱动 ===
Mn1b n1b in 0 0 nch W=8u L=0.18u
Mp1b n1b n2b vddh vddh pch W=0.6u L=0.35u
Mn2b n2b in_b 0 0 nch W=8u L=0.18u
Mp2b n2b n1b vddh vddh pch W=0.6u L=0.35u
* 辅助加速管
Mn1ab n1b in_b 0 0 nch W=2u L=0.18u
Mn2ab n2b in 0 0 nch W=2u L=0.18u
Mp3b out_b n2b vddh vddh pch W=8u L=0.35u
Mn3b out_b n2b 0 0 nch W=4u L=0.35u

* 公共输入反相
Mp_inb in_b in vddl vddl pch W=0.8u L=0.18u
Mn_inb in_b in 0 0 nch W=0.4u L=0.18u

Cload_a out_a 0 1p
Cload_b out_b 0 1p

.tran 0.01n 30n
.measure tran tpd_a TRIG V(in) VAL=0.4 RISE=1 TARG V(out_a) VAL=1.65 RISE=1
.measure tran tpd_b TRIG V(in) VAL=0.4 RISE=1 TARG V(out_b) VAL=1.65 RISE=1
.measure tran power_a AVG I(Vddh) FROM=5n TO=15n
.measure tran power_b AVG I(Vddh) FROM=5n TO=15n
.print tran V(in) V(out_a) V(out_b)
.end
✅ 仿真验证结果

单向电平转换器对比结果：

5. 练习

📝 练习1：延迟优化

基础交叉耦合转换器的延迟为2ns。目标是将延迟降低到1ns以下。提出三种优化方案，分析各自的trade-off。

查看答案
  1. 增大NMOS宽度：W从6μm→12μm，降低竞争时间，但增加输入电容和面积
  2. 减小PMOS宽度：W从0.8μm→0.4μm，减弱竞争，但可能导致输出上升时间变差
  3. 增加辅助加速管：差分驱动方案，NMOS额外路径帮助快速翻转，面积增加约50%
  4. 预充电方案：需要时钟，但消除竞争，延迟最短

📝 练习2：下移转换器设计

设计一个3.3V→1.0V的下移转换器，要求延迟<2ns，静态功耗<100nW。选择合适的方案并说明理由。

查看答案

推荐方案：IO域缓冲级 + 交叉耦合下移

  1. 3.3V IO域反相器接收输入（使用3.3V器件，保护栅氧）
  2. 交叉耦合结构将信号转换到1.0V域
  3. 核心域输出缓冲提供驱动能力

延迟：IO域反相器~0.3ns + 交叉耦合~0.8ns + 缓冲~0.3ns ≈ 1.4ns ✅

静态功耗：仅亚阈值泄漏 < 50nW ✅

6. 关键要点总结

🔑 本章核心要点
  1. 单向上移转换器使用交叉耦合结构，需解决PMOS/NMOS竞争问题
  2. 差分驱动和预充电是两种主要的延迟优化技术
  3. Wilson电流镜提供更稳定的竞争特性，但面积稍大
  4. 下移转换器必须保护核心域栅氧，使用IO域器件作为输入级
  5. 分压式下移简单但有静态功耗和速度限制
  6. 高速设计需要流水线、预充电或差分技术来降低延迟

🏆 成就解锁：电平转换实践者

完成本课学习，你已经掌握了单向电平转换的多种实现！

✅ 已掌握 上移转换器 ✅ 已掌握 下移转换器 ✅ 已掌握 高速优化 ✅ 已掌握 方案对比

← 上一课：电平转换原理 📚 目录 下一课：双向电平转换 →

7. 电平转换器的蒙特卡罗分析

工艺偏差对电平转换器的影响很大，特别是交叉耦合结构中PMOS和NMOS的竞争。蒙特卡罗分析用于评估成品率。

7.1 关键偏差参数

参数典型偏差(σ)影响
Vtn±30mV影响NMOS驱动能力
|Vtp|±30mV影响PMOS竞争强度
W/L偏差±5%影响电流匹配
μn/μp比±10%影响PMOS/NMOS尺寸比设计

7.2 成品率优化

为确保99.9%以上成品率，设计时需要：

8. 电平转换器在IO库中的标准化

IO库中电平转换器作为标准单元，需要支持多种电压组合：

IO库电平转换器矩阵
1.0V1.2V1.8V2.5V3.3V
1.0V-↑↓↑↓↑↓↑↓
1.2V↑↓-↑↓↑↓↑↓
1.8V↑↓↑↓-↑↓↑↓
2.5V↑↓↑↓↑↓-↑↓
3.3V↑↓↑↓↑↓↑↓-

5×5=20种电压组合，每种需要上移和下移两个方向