阶段二：FIR滤波器

🔀 第12课：多相FIR

多相分解FIR——高效多采样率滤波的核心

← 上一课：FIR分布式运算 📚 目录下一课：IIR滤波器原理 →

1. 多相分解原理

多相分解将N抽头FIR分解为M个子滤波器，每个处理不同相位分量：

H(z) = Σ(m=0 to M-1) z⁻ᵐ · Eₘ(zᴹ)，Eₘ(zᴹ)=Σh[m+lM]·z⁻ˡ

2. 多相分解的三大应用

🎯 核心应用

抽取滤波器：先滤波后抽取→多相先抽取后滤波，计算量降1/M
内插滤波器：先内插后滤波→多相先滤波后内插，计算量降1/L
滤波器组：DFT滤波器组基于多相分解实现

Noble恒等式：↓M·H(z) ≡ H(zᴹ)·↓M，H(z)·↑L ≡ ↑L·H(zᴸ)

3. Verilog实现：多相FIR滤波器

//=============================================
// dsp_fir_polyphase.v
// M路多相FIR滤波器
//=============================================
module dsp_fir_polyphase #(
    parameter DATA_WIDTH = 16,
    parameter COEFF_WIDTH = 16,
    parameter PHASES = 4,
    parameter TAP_PER_PHASE = 8,
    parameter OUT_WIDTH = 32
)(
    input  wire                          clk,
    input  wire                          rst_n,
    input  wire                          data_valid,
    input  wire signed [DATA_WIDTH-1:0]  data_in,
    input  wire signed [COEFF_WIDTH-1:0] coeffs [0:PHASES-1][0:TAP_PER_PHASE-1],
    output reg  signed [OUT_WIDTH-1:0]   data_out,
    output reg                           out_valid
);
    reg [$clog2(PHASES)-1:0] phase_cnt;
    reg signed [DATA_WIDTH-1:0] phase_delay [0:PHASES-1][0:TAP_PER_PHASE-1];
    integer p,k;
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) begin phase_cnt<=0; data_out<=0; out_valid<=1'b0;
            for (p=0;p<PHASES;p=p+1) for (k=0;k<TAP_PER_PHASE;k=k+1) phase_delay[p][k]<=0;
        end else if (data_valid) begin
            phase_delay[phase_cnt][0] <= data_in;
            for (k=1;k<TAP_PER_PHASE;k=k+1) phase_delay[phase_cnt][k]<=phase_delay[phase_cnt][k-1];
            data_out <= 0;
            for (p=0;p<PHASES;p=p+1) data_out <= data_out+phase_mac(p);
            out_valid <= 1'b1; phase_cnt <= phase_cnt+1'b1;
        end else out_valid <= 1'b0;
    end
    function signed [OUT_WIDTH-1:0] phase_mac;
        input integer phase;
        reg signed [OUT_WIDTH-1:0] acc;
        reg signed [DATA_WIDTH+COEFF_WIDTH-1:0] prod;
        integer j;
        begin acc=0;
            for (j=0;j<TAP_PER_PHASE;j=j+1) begin
                prod=phase_delay[phase][j]*coeffs[phase][j]; acc=acc+prod;
            end
            phase_mac=acc;
        end
    endfunction
endmodule

4. 多相抽取滤波器

//=============================================
// dsp_decimator_polyphase.v
// 多相抽取滤波器：先分相后滤波
// 计算量降为1/M
//=============================================
module dsp_decimator_polyphase #(
    parameter DATA_WIDTH = 16,
    parameter COEFF_WIDTH = 16,
    parameter DECIM_FACTOR = 4,
    parameter TAP_TOTAL = 32,
    parameter OUT_WIDTH = 32
)(
    input  wire                          clk,
    input  wire                          rst_n,
    input  wire                          data_valid,
    input  wire signed [DATA_WIDTH-1:0]  data_in,
    output reg  signed [OUT_WIDTH-1:0]   data_out,
    output reg                           out_valid
);
    localparam TAP_PER_PHASE = TAP_TOTAL/DECIM_FACTOR;
    reg signed [COEFF_WIDTH-1:0] phase_coeffs [0:DECIM_FACTOR-1][0:TAP_PER_PHASE-1];
    reg signed [DATA_WIDTH-1:0] phase_buf [0:DECIM_FACTOR-1][0:TAP_PER_PHASE-1];
    reg [$clog2(DECIM_FACTOR)-1:0] phase_cnt;
    integer p,k;
    initial begin
        for (p=0;p<DECIM_FACTOR;p=p+1) for (k=0;k<TAP_PER_PHASE;k=k+1)
            phase_coeffs[p][k] = 16'sd1024;
    end
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) begin phase_cnt<=0; data_out<=0; out_valid<=0;
            for (p=0;p<DECIM_FACTOR;p=p+1) for (k=0;k<TAP_PER_PHASE;k=k+1) phase_buf[p][k]<=0;
        end else if (data_valid) begin
            phase_buf[phase_cnt][0] <= data_in;
            for (k=1;k<TAP_PER_PHASE;k=k+1) phase_buf[phase_cnt][k]<=phase_buf[phase_cnt][k-1];
            if (phase_cnt==DECIM_FACTOR-1) begin
                data_out <= 0;
                for (p=0;p<DECIM_FACTOR;p=p+1) begin
                    for (k=0;k<TAP_PER_PHASE;k=k+1)
                        data_out <= data_out+phase_buf[p][k]*phase_coeffs[p][k];
                end
                out_valid <= 1;
            end else out_valid <= 0;
            phase_cnt <= phase_cnt+1'b1;
        end
    end
endmodule

5. 多相内插与滤波器组

🔄 多相内插结构

输入信号同时送入L个子滤波器
每个子滤波器独立计算
输出按相位顺序交织
等效于内插后在L倍速率下滤波

📡 多相DFT滤波器组

分析滤波器组：将宽带信号分解为M个子带
综合滤波器组：将M个子带合并为宽带信号
完美重构：分析+综合后无失真恢复原始信号
应用：OFDM、子带编码、频谱感知

6. 练习

📝 练习1：多相分解

将16抽头FIR h[n]={1,1,1,1,2,2,2,2,3,3,3,3,4,4,4,4}分解为4相，写出E₀-E₃。

📝 练习2：计算量对比

32抽头FIR，4倍抽取。比较直接法和多相法的每输出乘法次数。

📝 练习3：Noble恒等式

证明↓M·H(z)=H(zᴹ)·↓M，并解释其工程意义。

📝 练习4：多相内插

修改dsp_decimator_polyphase.v为内插版本。

🏆 成就解锁：多相分解大师

✅ 理解了多相分解的数学原理

✅ 掌握了Noble恒等式及其应用

✅ 实现了多相FIR和抽取滤波器

✅ 理解了多相内插与滤波器组

✅ 掌握了多相分解如何减少计算量

7. 多相内插滤波器详解

多相分解同样适用于内插（升采样），结构恰好是抽取的"镜像"：

内插恒等式：H(z)·↑L ≡ ↑L·{E₀(z), E₁(z)·z⁻¹, ..., E_{L-1}(z)·z^{-(L-1)}}

多相内插步骤：（1）输入信号同时送入L个子滤波器；（2）每个子滤波器独立计算；（3）输出按相位顺序交织：E₀→E₁→...→E_{L-1}→E₀→...；（4）等效于内插后在L倍速率下滤波，但计算量仅为1/L。

8. 多相DFT滤波器组

多相分解与DFT结合构成滤波器组，用于子带编码和频分复用：

y_m[n] = Σ(k=0 to M-1) x[k]·e^{-j2πkm/M}·E_m(z)

📡 多相DFT滤波器组架构

分析滤波器组：宽带→M个子带，每个子带带宽为原来的1/M
综合滤波器组：M个子带→宽带，重建原始信号
完美重构条件：分析+综合后x̂[n]=c·x[n-n₀]，仅差增益和延迟
应用场景：OFDM调制、子带编码、频谱感知、音频编解码

9. 多级多相抽取

对于大比率抽取（如M=64），单级实现阶数过高。采用多级结构：M=M₁×M₂×...，每级做小比率抽取，总计算量显著降低。例如64=4×4×4，三级4倍抽取，每级阶数大幅减少。

📊 单级vs多级抽取对比

方案	总乘法/输出	存储需求	设计复杂度
单级64倍	640×2=1280	1280字	简单
3级4×4×4	30×2+22×2+18×2=140	140字	中等

7. 多相内插滤波器详解

多相分解同样适用于内插（升采样），结构恰好是抽取的"镜像"：

内插恒等式：H(z)·↑L ≡ ↑L·{E₀(z), E₁(z)·z⁻¹, ..., E_{L-1}(z)·z^{-(L-1)}}

多相内插步骤：（1）输入信号同时送入L个子滤波器；（2）每个子滤波器独立计算；（3）输出按相位顺序交织；（4）等效于内插后在L倍速率下滤波，但计算量仅为1/L。

8. 多相DFT滤波器组

多相分解与DFT结合构成滤波器组：

y_m[n] = Σ(k=0 to M-1) x[k]·e^{-j2πkm/M}·E_m(z)

📡 多相DFT滤波器组架构

分析滤波器组：宽带→M个子带，每个子带带宽为1/M
综合滤波器组：M个子带→宽带，重建原始信号
完美重构条件：分析+综合后x̂[n]=c·x[n-n₀]
应用场景：OFDM调制、子带编码、频谱感知

9. 多级多相抽取

对于大比率抽取（如M=64），单级实现阶数过高。采用多级结构：M=M₁×M₂×...，每级做小比率抽取。

📊 单级vs多级对比

方案	总乘法/输出	存储	复杂度
单级64倍	1280	1280字	简单
3级4×4×4	140	140字	中等

10. 多相FIR的FPGA实现技巧

🔧 多相FIR的FPGA优化

子滤波器时分复用：M个子滤波器共享一个MAC单元，工作时钟为M倍采样率
系数ROM共享：所有子滤波器共享一个系数ROM，通过地址偏移访问
块RAM缓冲：用双端口BRAM实现相位缓冲，同时读写
级联多相：多级结构用于大比率采样率转换
重配置支持：系数存储在BRAM中，运行时切换实现多标准滤波

11. 多相FIR设计实例

📌 4倍抽取多相FIR设计

设计规格：fs=48kHz，输出12kHz，通带0-4kHz，过渡4-6kHz，阻带>50dB

总抽头数：32（4相×8抽头/相）
窗类型：Hamming窗
每相延迟线：8级移位寄存器
计算量：32 MAC/输出→多相后8 MAC/输出（降低4倍）
FPGA资源：8个DSP48E1（每相2个时分复用）
存储：32个系数用1个BRAM18

12. 多相滤波器的进阶主题

多相滤波器的几个进阶设计主题：

📚 进阶主题

可变比率转换：通过插值因子L和抽取因子M的动态调整实现任意比采样率转换。核心是多相滤波器系数的实时插值。
远端干扰抑制：多相滤波器组中的子带选择可抑制特定频段的干扰，应用于认知无线电。
时变多相滤波器：系数随时间变化的多相结构，用于自适应信道均衡。
多标准兼容：同一多相硬件支持多种通信标准（如GSM/WCDMA/LTE），通过切换系数实现。
低延迟多相：对于实时性要求高的应用（如主动降噪），需最小化多相结构的处理延迟。

13. 多相FIR与其他技术的结合

🔗 技术融合

多相+CIC：CIC做粗抽取，多相FIR做精抽取，两者级联
多相+半带：2倍抽取用半带，其他比率用多相
多相+FFT：多相DFT滤波器组，实现OFDM的信道化
多相+自适应：多相结构的系数可动态更新

11. 补充：多相FIR的进阶主题

多相FIR在进阶应用中还有以下重要主题值得深入研究：

📚 进阶研究方向

多通道实现：时分复用单个处理核心服务多个通道，资源利用率最大化。关键挑战是上下文切换的开销和系数存储管理。
动态重配置：运行时切换滤波器系数，支持多标准兼容。需要双缓冲系数存储，避免切换过程中的毛刺。
低功耗设计：时钟门控、操作数隔离、精度缩放、近似计算等技术组合使用，可将功耗降低50-80%。
容错设计：冗余计算、错误检测与纠正、 graceful degradation等技术在安全关键应用中的实现。
验证方法学：形式化验证、覆盖率驱动的随机测试、断言验证在DSP模块中的实践。

12. 与前后课程的关联

本课内容在整个DSP课程体系中处于承上启下的位置：

🔗 课程关联图

前置知识：离散信号与系统（第02课）、Z变换（第03课）是理解本课的理论基础
并行知识：DFT/FFT（第04-06课）提供频域分析工具，可验证本课设计的频率响应
后续应用：本课的设计方法将在实战项目（第25-30课）中得到综合运用
硬件实现：直接型/转置型结构（第09-10课）的选择直接影响本课的硬件架构

13. 设计经验总结

在实际工程中，多相FIR的设计经验总结如下：（1）始终从系统级需求出发，不要过早陷入实现细节；（2）先用浮点仿真验证算法正确性，再转为定点；（3）系数量化后必须重新验证频率响应；（4）硬件实现前用C/MATLAB模型作为参考；（5）综合后检查时序和资源是否符合预期；（6）板级验证时用已知的测试信号对比参考输出。每一步验证都是必要的，跳过任何一步都可能导致最终的调试时间成倍增加。

📌 关键设计检查清单

□ 算法仿真验证通过
□ 定点量化分析完成
□ Verilog代码通过lint检查
□ 仿真波形与参考模型一致
□ 综合时序满足要求
□ 资源使用在预算内
□ 板级测试通过

13. 设计经验总结

📌 关键设计检查清单

□ 算法仿真验证通过
□ 定点量化分析完成
□ Verilog代码通过lint检查
□ 仿真波形与参考模型一致
□ 综合时序满足要求
□ 资源使用在预算内
□ 板级测试通过

13. 设计经验总结

📌 关键设计检查清单

□ 算法仿真验证通过
□ 定点量化分析完成
□ Verilog代码通过lint检查
□ 仿真波形与参考模型一致
□ 综合时序满足要求
□ 资源使用在预算内
□ 板级测试通过

13. 设计经验总结

📌 关键设计检查清单

□ 算法仿真验证通过
□ 定点量化分析完成
□ Verilog代码通过lint检查
□ 仿真波形与参考模型一致
□ 综合时序满足要求
□ 资源使用在预算内
□ 板级测试通过

13. 设计经验总结

📌 关键设计检查清单

□ 算法仿真验证通过
□ 定点量化分析完成
□ Verilog代码通过lint检查
□ 仿真波形与参考模型一致
□ 综合时序满足要求
□ 资源使用在预算内
□ 板级测试通过

13. 设计经验总结

📌 关键设计检查清单

□ 算法仿真验证通过
□ 定点量化分析完成
□ Verilog代码通过lint检查
□ 仿真波形与参考模型一致
□ 综合时序满足要求
□ 资源使用在预算内
□ 板级测试通过

13. 设计经验总结

📌 关键设计检查清单

□ 算法仿真验证通过
□ 定点量化分析完成
□ Verilog代码通过lint检查
□ 仿真波形与参考模型一致
□ 综合时序满足要求
□ 资源使用在预算内
□ 板级测试通过

13. 设计经验总结

📌 关键设计检查清单

□ 算法仿真验证通过
□ 定点量化分析完成
□ Verilog代码通过lint检查
□ 仿真波形与参考模型一致
□ 综合时序满足要求
□ 资源使用在预算内
□ 板级测试通过

← 上一课：FIR分布式运算 📚 目录下一课：IIR滤波器原理 →