第23课：MAC层设计

MAC层设计：多用户接入控制

MAC(Medium Access Control)层负责协调多个用户共享同一信道资源。好的MAC协议需要在公平性、吞吐率和延迟之间取得平衡。

协议设计原则

🔧 Verilog实现

// mac_scheduler.v - MAC层调度器
module mac_scheduler #(
    parameter NUM_UE = 16,
    parameter RB_NUM = 100
)(
    input  wire clk, rst_n,
    input  wire [NUM_UE-1:0] ue_request,
    input  wire [7:0] ue_cqi [0:NUM_UE-1],
    output reg  [RB_NUM-1:0] ue_alloc [0:NUM_UE-1],
    output reg  sched_valid
);
    // Round-robin + proportional fair scheduling
    reg [$clog2(NUM_UE)-1:0] current_ue;
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) current_ue <= 0;
        else current_ue <= current_ue + 1;
    end
endmodule

🐍 Python仿真

#!/usr/bin/env python3
import numpy as np
import matplotlib.pyplot as plt
# Lesson 23 simulation
def simulate():
    np.random.seed(42)
    num_bits = 10000
    snr_range = np.arange(0, 20)
    ber = []
    for snr_db in snr_range:
        bits = np.random.randint(0, 2, num_bits)
        sym = 1 - 2*bits
        noise = np.sqrt(1/(2*10**(snr_db/10)))*np.random.randn(num_bits)
        rx = sym + noise
        dec = (rx < 0).astype(int)
        ber.append(max(np.sum(bits!=dec)/num_bits, 1e-7))
    plt.figure(figsize=(10,7))
    plt.semilogy(snr_range, ber, 'c-o', markersize=4)
    plt.xlabel('Eb/N0 (dB)'); plt.ylabel('BER')
    plt.title('Lesson 23 BER Simulation')
    plt.grid(True, alpha=0.3, which='both'); plt.ylim(1e-7, 1)
    plt.savefig('/var/www/ttl/digital-comm/lesson23_ber.png', dpi=100, facecolor='#0f172a')
    print("Done!")
simulate()

深入分析与设计考量

本课主题在数字通信系统中扮演关键角色。理解其设计权衡对构建高效通信系统至关重要。在实际工程中，需要在性能、复杂度和资源之间找到最优平衡点。

与其他模块的接口设计

在完整的通信系统中，本课模块需要与上下游模块正确对接。接口设计遵循AXI-Stream协议：tdata(数据)、tvalid(有效)、tready(就绪)、tlast(包结束)。这种握手协议保证了模块间的数据流控制，避免数据丢失。

协议栈设计模式

系统级仿真与性能评估

完整的通信系统仿真需要考虑多个因素：信道模型、编码增益、同步误差、实现损耗等。以下Python代码提供了完整的系统级仿真框架。

#!/usr/bin/env python3
# 第23课系统级仿真
import numpy as np
import matplotlib.pyplot as plt
from scipy.special import erfc

def ber_theory_bpsk(snr_db):
    return 0.5 * erfc(np.sqrt(10**(snr_db/10)))

def simulate_system(mod_type='bpsk', coding_gain_db=0, num_bits=50000):
    np.random.seed(42)
    snr_range = np.arange(0, 20)
    ber_sim = []
    for snr_db in snr_range:
        effective_snr = snr_db + coding_gain_db
        snr_lin = 10**(effective_snr/10)
        bits = np.random.randint(0, 2, num_bits)
        symbols = 1 - 2*bits
        noise_std = 1.0 / np.sqrt(2*snr_lin)
        noise = noise_std * np.random.randn(len(symbols))
        rx = symbols + noise
        dec = (rx < 0).astype(int)
        ber = np.sum(bits != dec) / num_bits
        ber_sim.append(max(ber, 1e-7))
    return snr_range, ber_sim

snr, ber_u = simulate_system('bpsk', 0)
_, ber_coded = simulate_system('bpsk', 2)

fig, (ax1, ax2) = plt.subplots(1, 2, figsize=(14, 6))
ax1.semilogy(snr, ber_u, 'c-o', markersize=3, label='未编码')
ax1.semilogy(snr, ber_coded, '#10b981-s', markersize=3, label='编码(+2dB)')
ax1.set_xlabel('Eb/N0 (dB)'); ax1.set_ylabel('BER')
ax1.set_title('第23课：BER仿真'); ax1.legend()
ax1.grid(True, alpha=0.3, which='both'); ax1.set_ylim(1e-7, 1)

snr_range2 = np.arange(0, 25)
throughput = [(1 - ber_theory_bpsk(s)) * 1e6 for s in snr_range2]
ax2.plot(snr_range2, np.array(throughput)/1e6, '#f59e0b', linewidth=2)
ax2.set_xlabel('SNR (dB)'); ax2.set_ylabel('吞吐率 (Mbps)')
ax2.set_title('吞吐率 vs SNR'); ax2.grid(True, alpha=0.3)
plt.tight_layout()
plt.savefig('/var/www/ttl/digital-comm/lesson23_sys.png', dpi=100,
            facecolor='#0f172a', edgecolor='none')
print("系统级仿真图已保存")

Verilog实现细节与优化